JPH0389391A

JPH0389391A - Picture display device

Info

Publication number: JPH0389391A
Application number: JP1227034A
Authority: JP
Inventors: Minoru Kanbara; 実神原
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1989-09-01
Filing date: 1989-09-01
Publication date: 1991-04-15

Abstract

PURPOSE:To simplify circuit configuration by adding each picture display cell with an electrically writable/erasable thin film memory element, storing picture element information in this memory element and driving each picture element. CONSTITUTION:Each picture element 21 is added with the electrically writable/ erasable thin film memory element M. Picture element information is stored in this thin film memory element M to drive each picture element 21. By adding each picture element 21 with the thin film memory element M, a video signal is once supplied. Then, the video signal is stored in the thin film memory element M, and each picture element 21 is driven according to the stored information to display a still picture. Consequently, it becomes unnecessary to A/D convert a video signal and store it in a digital memory. Accordingly, an A/D converter circuit, a digital memory, a D/A converter circuit, etc., are not required any more to simplify the circuit configuration.

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、内部に画素情報記憶用の薄膜メモリ素子を備
えたアクティブ・マトリックス型の画像表示装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an active matrix type image display device that includes a thin film memory element for storing pixel information therein.

[Conventional technology]

従来、アクティブ・マトリックス型の画像表示装置、例
えば液晶表示装置は第３図に示すように構成されている
。すなわち、アドレスラインＡＩ。Conventionally, an active matrix type image display device, for example, a liquid crystal display device, is configured as shown in FIG. That is, address line AI.

Ａ２．・・・及びデータラインＤＩ、Ｄ２．・・・がマ
トリックス状に配列され、その各交点部分に選択用トラ
ンジスタ例えば絶縁ゲート型電界効果トランジスタＴが
配置される。上記アドレスラインＡｔ。A2. ... and data lines DI, D2. ... are arranged in a matrix, and a selection transistor such as an insulated gate field effect transistor T is arranged at each intersection. The address line At.

Ａ２．・・・には、時分割された走査信号が順次供給さ
れ、データラインＤＩ、Ｄ２．・・・には、サンプリン
グされた画素情報が入力される。上記選択用トランジス
タＴは、ゲート電極が各ライン毎にそれぞれアドレスラ
インＡｌ、Ａ２．・・・に接続され、ドレイン電極が各
列毎にデータラインＤｉ、Ｄ２゜・・・に接続される。A2. ... are sequentially supplied with time-divided scanning signals, and the data lines DI, D2 . ... is input with sampled pixel information. The selection transistor T has gate electrodes connected to address lines Al, A2, . . . , and the drain electrodes are connected to data lines Di, D2° . . . for each column.

そして、選択用トランジスタＴのソース電極は液晶セル
ＬＣの透明画素電極に接続され、この液晶セルＬＣのコ
モン電極が共通電極端子Ｃに接続される。The source electrode of the selection transistor T is connected to a transparent pixel electrode of a liquid crystal cell LC, and the common electrode of this liquid crystal cell LC is connected to a common electrode terminal C.

上記の構成において、画素情報はアドレスラインＡＩ、
Ａ２．・・・が選択された時に、データラインＤＩ、Ｄ
２．・・・から選択用トランジスタＴを介して選択ライ
ン上の液晶セルＬＣに書込まれ、次の走査までそのまま
保持される。そして、この液晶セルに保持された電位に
従って画素情報が表示される。In the above configuration, pixel information is provided by address lines AI,
A2. ... is selected, the data lines DI, D
2. ... is written into the liquid crystal cell LC on the selection line via the selection transistor T, and is held as it is until the next scan. Then, pixel information is displayed according to the potential held in this liquid crystal cell.

しかして、上記のように構成された液晶表示装置を例え
ばテレビ電話に使用して静止画像を表示するには、第４
図に示すような信号処理を行なっている。すなわち、相
手側より電話回線を通じて送られてくる映像信号をＡ／
Ｄ変換回路１１によりデジタル信号に変換してデジタル
メモリ１２に記憶する。そして、このデジタルメモリ１
２に記憶した信号をシーケンシャルに読出し、Ｄ／Ａ変
換回路１３によりアナログ信号に変換して表示装置、１
４に入力し、静止画像を表示するようにしている。Therefore, in order to display a still image by using the liquid crystal display device configured as described above in a videophone, for example, it is necessary to
Signal processing is performed as shown in the figure. In other words, the video signal sent from the other party through the telephone line is
The D conversion circuit 11 converts the signal into a digital signal and stores it in the digital memory 12. And this digital memory 1
The signals stored in 2 are sequentially read out, converted into analog signals by the D/A conversion circuit 13, and displayed on the display device 1.
4 and display a still image.

［発明が解決しようとする課題］上記のように従来の画像表示装置は、メモリ機能を備え
ていないので、テレビ電話等に使用した場合、相手側よ
り電話回線を通じて送られてくる映像信号をデジタル信
号に変換してデジタルメモリに記憶しなければならず、
このため種々の繁雑な信号処理回路、駆動回路が必要に
なるという問題があった。[Problems to be Solved by the Invention] As mentioned above, conventional image display devices do not have a memory function, so when used for videophone calls, etc., they convert video signals sent from the other party through a telephone line into digital data. It must be converted into a signal and stored in digital memory,
Therefore, there is a problem in that various complicated signal processing circuits and drive circuits are required.

本発明は上記実情に鑑みて成されたもので、繁雑な信号
処理回路、駆動回路等を用いることなく、静止画像を確
実に表示し得る画像表示装置を提供することを目的とす
る。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an image display device that can reliably display still images without using complicated signal processing circuits, drive circuits, etc.

［課題を解決するための手段及び作用］本発明は、アク
ティブ・マトリックス型の画像表示装置において、個々
の画素に電気的に書込み／消去可能な薄膜メモリ素子を
付加し、この薄膜メモリ素子に画素情報を記憶して各画
素を駆動するようにしたものである。[Means and effects for solving the problems] The present invention provides an active matrix type image display device in which an electrically writable/erasable thin film memory element is added to each pixel, and the pixels are added to the thin film memory element. It stores information and drives each pixel.

上記のように各画素に薄膜メモリ素子を付加することに
より、映像信号を一度供給すると、その映像信号が薄膜
メモリ素子に記憶され、この薄膜メモリ素子に記憶され
た情報に従って各画素が駆動されて静止画像が表示され
る。従って、映像信号をＡ／Ｄ変換してデジタルメモリ
に記憶する必要がなく、Ａ／Ｄ変換回路、デジタルメモ
リ、Ｄ／Ａ変換回路等が不要になり、回路構成を簡易か
することができる。By adding a thin film memory element to each pixel as described above, once a video signal is supplied, the video signal is stored in the thin film memory element, and each pixel is driven according to the information stored in this thin film memory element. A still image is displayed. Therefore, it is not necessary to A/D convert the video signal and store it in the digital memory, and an A/D conversion circuit, a digital memory, a D/A conversion circuit, etc. are not required, and the circuit configuration can be simplified.

［実施例］以下、図面を参照して本発明の詳細な説明する。第１図
は本発明による画像表示装置の等価回路図である。同図
に示すように単位画素２１□。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is an equivalent circuit diagram of an image display device according to the present invention. As shown in the figure, a unit pixel 21□.

２１□ヌ、・・・　２１２＋、　　２１２２．・・・が
マトリックス状に配置される。これらの単位画素２１．
。21□nu,... 212+, 2122. ... are arranged in a matrix. These unit pixels 21.
.

２１１２、・・・　２１□ｌ＋　　２１２２１　・・・
は、それぞれ電圧制御型画像表示セルＬＣと、この各表
示素子ＬＣへの給電を規制する薄膜メモリ素子Ｍ及び選
択用トランジスタＴとにより構成される。2112,... 21□l+ 21221...
are each composed of a voltage-controlled image display cell LC, a thin film memory element M that regulates power supply to each display element LC, and a selection transistor T.

即ち、上記電圧制御型表示セルＬＣ例えば液晶表示セル
Ｌｃ１１．　　ＬＣＬ２．−ＬＣ２１，ＬＣ２２゜・・
・は、透明画素電極が例えば絶縁ゲート型電界効果トラ
ンジスタを用いた選択用トランジスタＴｌｌ。That is, the voltage-controlled display cell LC, for example, the liquid crystal display cell Lc11. LCL2. -LC21, LC22°...
- is a selection transistor Tll in which the transparent pixel electrode uses, for example, an insulated gate field effect transistor.

Ｔ１２．・・・　Ｔ　２１．　Ｔ　２２．・・・のソー
ス電極及びメモリ素子Ｍｌｌ、　Ｍ１２．・・・、Ｍ２
１．　Ｍ２２．・・・のドレイン電極に接続される。上
記メモリ素子Ｍｌｌ、　Ｍ１２゜・・・、Ｍ２１．　Ｍ
２２．・・・としては、電気的に書込み／消去が可能な
不揮発性半導体メモリ例えば薄膜トランジスタによる薄
膜メモリ素子が用いられる。T12. ...T 21. T22. ... and the memory elements Mll, M12. ..., M2
1. M22. ... is connected to the drain electrode of... The memory elements Mll, M12°..., M21. M
22. . . , a nonvolatile semiconductor memory that can be electrically written/erased, such as a thin film memory element using a thin film transistor, is used.

そして、これらの薄膜メモリ素子Ｍｌｌ、　Ｍ１２．・
・・Ｍａｌ、　Ｍ２２．・・・は、ゲート電極が各ライ
ン毎にアドレスラインＡＩ、Ａ２．　・・・に接続され
、ソース電極が各列毎に消去ラインＥｌ、Ｅ２．・・・
に接続される。上記アドレスラインＡｌ、Ａ２．・・・
には、１フレ一ム期間を表示する行数だけ分割する走査
信号が供給され、消去ラインＥｌ、Ｅ２．・・・にはデ
ータ消去時のみ消去電圧が与えられる。この消去ライン
Ｅｌ、Ｅ２．・・・は、消去時以外では接地レベルに保
持される。また、上記選択用トランジスタＴｌｌ、　Ｔ
１２．・・・　Ｔ２１．　Ｔ２２．・・・は、各ドレイ
ン電極及びゲート電極が列毎にデータラインＤｌ、Ｄ２
．・・・に接続される。このデータラインＤＩ、Ｄ２．
・・・には、映像信号、つまり、サンプリングされた画
素情報が入力される。そして、上記メモリ素子Ｍｌｌ、
　Ｍ１２．・・・、Ｍ２１．　Ｍｇ２．・・・のコモン
電極は、共通電極端子Ｃに接続される。この共通電極端
子Ｃには、画素として液晶表示素子を用いている場合に
は、交流電圧が印加される。These thin film memory elements Mll, M12.・
...Mal, M22. . . ., gate electrodes are connected to address lines AI, A2 . . . , and source electrodes are connected to erase lines El, E2 . . . for each column. ...
connected to. The address lines Al, A2. ...
are supplied with a scanning signal that divides one frame period by the number of lines to be displayed, and erase lines El, E2 . ... is applied with an erase voltage only when erasing data. These erase lines El, E2 . . . . is held at the ground level except during erasing. Further, the selection transistors Tll, T
12. ... T21. T22. . . ., each drain electrode and gate electrode is connected to the data line Dl, D2 for each column.
．． ...is connected to... These data lines DI, D2.
... is input with a video signal, that is, sampled pixel information. and the memory element Mll,
M12. ..., M21. Mg2. The common electrodes of... are connected to the common electrode terminal C. An alternating current voltage is applied to this common electrode terminal C when a liquid crystal display element is used as a pixel.

上記選択用トランジスタＴｌｌ、　Ｔ１２．・・・　Ｔ
２１゜Ｔ２２．・・・は、ゲート電圧の値によってドレ
イン電流がオン／オフするスイッチング特性を有するも
のが使用され、また、薄膜メモリ素子Ｍはヒステリシス
特性を有するものが使用される。このヒステリシス特性
をもつ薄膜メモリ素子を形成するには、通常の薄膜トラ
ンジスタで用いられているゲート絶縁物であるＳｉＮ膜
の組成、つまり、シリコン原子ＳＬと窒素原子Ｎとの組
成比Ｓｉ／Ｎを化学量論比（ＳＬ／Ｎ＝０．７５）より
大きく（ＳＬ／Ｎ−０，８５〜１．１）することで連成
することができる。The selection transistors Tll, T12. ... T
21°T22. ... have a switching characteristic in which the drain current is turned on/off depending on the value of the gate voltage, and the thin film memory element M has a hysteresis characteristic. In order to form a thin film memory element with this hysteresis characteristic, the composition of the SiN film which is the gate insulator used in ordinary thin film transistors, that is, the composition ratio Si/N of silicon atoms SL and nitrogen atoms N, must be chemically adjusted. Coupling can be achieved by making the stoichiometric ratio (SL/N-0.85 to 1.1) larger than the stoichiometric ratio (SL/N=0.75).

しかして、第１図に示した画像表示装置において、アド
レスラインＡｌ、Ａ２．・・・に時分割された走査信号
が与えられ、データラインＤ１．Ｄ２゜・・・にサンプ
リングされた映像信号が与えられる。Thus, in the image display device shown in FIG. 1, address lines Al, A2 . A time-divided scanning signal is applied to the data lines D1 . A sampled video signal is given to D2°....

今、アドレスラインＡＩに走査信号が与えられたものと
すると、この走査信号は薄膜メモリ素子Ｍｌｌ、　Ｍ１
２．・・・のゲート電極に入力され、その間、薄膜メモ
リ素子Ｍｌｌ、　Ｍ１２．・・・がデータ書込み可能状
態に保持される。また、このときデータラインＤｌ、Ｄ
２．・・・に与えられる映像信号により選択用トランジ
スタＴｌｌ、　Ｔ１２．・・・がオンし、映像信号が選
択用トランジスタＴ１１．　ＴＩ２．・・・を介して薄
膜メモリ素子Ｍ１１．　Ｍ１２．・・・のに書込まれる
。Assuming that a scanning signal is now applied to the address line AI, this scanning signal is applied to the thin film memory elements Mll and M1.
2. ..., while the thin film memory elements Mll, M12 . ... is maintained in a data writable state. Also, at this time, the data lines Dl, D
2. The selection transistors Tll, T12 . . . . . turns on, and the video signal is transmitted to the selection transistor T11. TI2. . . , the thin film memory element M11. M12. ...is written in.

すなわち、上記第１図に示す回路において、１画素部分
についてみると、第２図に示すように選択用トランジス
タＴと薄膜メモリ素子Ｍとが直列接続されたものとなり
、選択用トランジスタＴのゲート電極及びドレイン電極
に電源電圧が供給され、薄膜メモリ素子Ｍのゲート電極
及びドレイン電極が接地される。そして、選択用トラン
ジスタＴと薄膜メモリ素子Ｍとの接続点が出力端子３１
となり、この出力端子３１に液晶セルＬＣが接続される
。このように構成された回路において、出力端子３１か
ら取り出される電圧は、選択用トランジスタＴと薄膜メ
モリ素子Ｍとのインピーダンス比で決まり、薄膜メモリ
素子Ｍのインピーダンスはスレショルド電圧ｖｔｈの関
数となる。従って、第１図に示すように薄膜メモリ素子
Ｍのソース・ゲート間に印加する電圧として映像信号を
入力することにより、薄膜メモリ素子Ｍのスレショルド
電圧ｖｔｈが映像信号の関数として変化し、その結果、
等価回路としてコンデンサとして扱える電圧制御型表示
セルの端子電圧を制御できることになる。That is, in the circuit shown in FIG. 1 above, when looking at one pixel part, as shown in FIG. 2, the selection transistor T and the thin film memory element M are connected in series, and the gate electrode of the selection transistor T A power supply voltage is supplied to the gate electrode and the drain electrode, and the gate electrode and the drain electrode of the thin film memory element M are grounded. The connection point between the selection transistor T and the thin film memory element M is the output terminal 31.
The liquid crystal cell LC is connected to this output terminal 31. In the circuit configured in this manner, the voltage taken out from the output terminal 31 is determined by the impedance ratio between the selection transistor T and the thin film memory element M, and the impedance of the thin film memory element M is a function of the threshold voltage vth. Therefore, as shown in FIG. 1, by inputting a video signal as a voltage applied between the source and gate of the thin film memory element M, the threshold voltage vth of the thin film memory element M changes as a function of the video signal. ,
This makes it possible to control the terminal voltage of a voltage-controlled display cell that can be treated as a capacitor as an equivalent circuit.

このため第１図の回路において、アドレスラインＡｌ、
Ａ２．・・・を順次走査すると共に、それに同期してデ
ータラインＤｉ、Ｄ２．・・・に映像信号を与え、１画
面分の映像信号を入力した後、全アドレスラインＡＩ、
Ａ２．・・・及び全消去ラインＥｉ、Ｅ２．・・・を接
地レベルとすると共に、全データラインＤＩ、Ｄ２．・
・・に所定の電圧を印加することにより静止画を表示す
ることができる。Therefore, in the circuit of FIG. 1, the address lines Al,
A2. . . are sequentially scanned, and in synchronization therewith, the data lines Di, D2 . ... After inputting the video signal for one screen, all address lines AI,
A2. . . . and all erase lines Ei, E2 . ... as the ground level, and all data lines DI, D2 .・
A still image can be displayed by applying a predetermined voltage to...

そして、薄膜メモリ素子Ｍｌｌ、　Ｍ１２．・・・、Ｍ
　２１゜Ｍｇ２．・・・に記憶している映像信号を書替
える場合・は、その記憶内容を一旦消去し、その後、上
記したように映像信号の書込みを行なう。上記薄膜メモ
リ素子Ｍｌｌ、　Ｍ１２．・・・、Ｍ２１．　Ｍｇ２．
・・・の記憶内容を消去する場合は、全データラインＤ
Ｉ。Then, thin film memory elements Mll, M12. ..., M
21°Mg2. When rewriting the video signal stored in . . . , the stored contents are once erased, and then the video signal is written as described above. The thin film memory element Mll, M12. ..., M21. Mg2.
When erasing the memory contents of ..., all data lines D
I.

Ｄ２．・・・を接地レベルに保持すると共に、消去ライ
ンＥｌ、Ｅ２．・・・に所定の消去電圧を与え、全アド
レスラインＡＩ、Ａ２．・・・を順次あるいは一度に選
択する。これにより全ての薄膜メモリ素子Ｍ１１．　Ｍ
１２．・・・、Ｍ２１．　Ｍｇ２．・・・の記憶内容が
消去される。D2. . . are held at ground level, and erase lines El, E2 . A predetermined erase voltage is applied to all address lines AI, A2 . Select...sequentially or all at once. As a result, all thin film memory elements M11. M
12. ..., M21. Mg2. The memory contents of ... will be erased.

［発明の効果］以上詳記したように本発明によれば、メモリ素子及びこ
のメモリ素子を選択する選択素子を単位画素としたアク
ティブ・マトリックス型の画像表示装置において、個々
の画像表示セルに電気的に書込み／消去可能な薄膜トラ
ンジスタからなるメモリ素子を付加し、このメモリ素子
に画素情報を記憶して各画素を駆動するようにしたので
、映像信号を画像表示装置に直接入力でき、映像信号を
Ａ／Ｄ変換してデジタルメモリに記憶する必要がなく、
繁雑な信号処理回路が不要になり、回路構成を簡易化し
てコストの低下を図ることができる。[Effects of the Invention] As detailed above, according to the present invention, in an active matrix type image display device in which a memory element and a selection element for selecting this memory element are unit pixels, electricity is applied to each image display cell. A memory element made of a thin film transistor that can be written/erased automatically is added, and pixel information is stored in this memory element to drive each pixel. Therefore, the video signal can be directly input to the image display device, and the video signal can be input directly to the image display device. There is no need to A/D convert and store in digital memory,
A complicated signal processing circuit is not required, and the circuit configuration can be simplified and costs can be reduced.

[Brief explanation of drawings]

第１図は本発明の第１実施例における画像表示装置の一
部分の構成を示す等価回路図、第２図は第１図にお１画
素部分の等価回路を示す図、第３図は従来の画像表示装
置の一部分の構成を示す等価回路図、第４図は従来の画
像表示装置を用いて静止画を表示する場合の信号処理回
路を示すブロック図である。Ｄｉ　　Ｄ２・・・データライン、Ａｌ、Ａ２・・・ア
ドレスライン、ＴＩ、Ｔ２・・・選択用トランジスタ、
ＥＩ　　　Ｅ２・・・消去ライン、Ｍｌ、Ｍ２・・・薄
膜メモリ素子、ＬＣＩ、ＬＣ２・・・液晶セル、２１１
１．２１＋□、・・・　２１□１，２１□２・・・単位
画素、３１・・・出力端子。FIG. 1 is an equivalent circuit diagram showing the configuration of a part of the image display device according to the first embodiment of the present invention, FIG. 2 is a diagram showing an equivalent circuit of one pixel portion of FIG. FIG. 4 is an equivalent circuit diagram showing the configuration of a part of the image display device. FIG. 4 is a block diagram showing a signal processing circuit when displaying a still image using the conventional image display device. Di D2...Data line, Al, A2...Address line, TI, T2...Selection transistor,
EI E2...Erase line, Ml, M2...Thin film memory element, LCI, LC2...Liquid crystal cell, 211
1.21+□,... 21□1, 21□2...unit pixel, 31...output terminal.

Claims

[Claims]

An image display device in which unit pixels consisting of a thin film memory element and a selection element for selecting the memory element are arranged in a matrix, the unit pixel comprising a scanning means for sequentially selectively scanning the unit pixel row by row; information writing means for supplying the divided video signal column by column and writing pixel information into the thin film memory element of the unit pixel selected by the scanning means; 1. An image display device comprising: display means for applying a voltage applied to an image display cell to display pixel information.