JPH0394301A - ファジィコントローラ - Google Patents
ファジィコントローラInfo
- Publication number
- JPH0394301A JPH0394301A JP1232636A JP23263689A JPH0394301A JP H0394301 A JPH0394301 A JP H0394301A JP 1232636 A JP1232636 A JP 1232636A JP 23263689 A JP23263689 A JP 23263689A JP H0394301 A JPH0394301 A JP H0394301A
- Authority
- JP
- Japan
- Prior art keywords
- inference
- fuzzy
- input
- variables
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）産業上の利用分野
この発明は、ファジィ推論を用いて制御対象の制御を行
うファジィコントローラに関する。
うファジィコントローラに関する。
（ｂ）従来の技術
従来より不連続制御の制御方式としてファジィ推論が用
いられており、このためのファジィコントローラが実用
化されている。第６図，第７図に一般的なファジィコン
トローラのブロソク図を示す。ファジィコントローラ１
内部においてアナログバス１０を介して複数の推論ユニ
ット１ｌ，確定値演算ユニット１２および入出力ユニッ
ト１３が接続されている。入出力ユニット１３には制御
対象２が接続されており、制御対象２には入出力ユニッ
ト１３を介して操作量が入力されるとともに、制御の結
果である制御量が出力される。推論ユニット１１はアナ
ログバス１０を介して制御対象からの変数を受け取り、
各ファジィルールに基づく演算を行った結果を再度アナ
ログバス１０を介して確定値演算ユニット１２に入力す
る。確定値演算ユニノト１２は各推論ユニ７ ｝ １
１ （ＬＬ１〜１１ｎ）が算出したメンハーシ，プ値
を総合して確定推論値を算出し、アナログハス１０，人
出力ユニット１３を介して制御対象２に操作量として出
力する。このように一般的なファジィ推論袈置は各ユニ
ットがアナログバス１０を介して接続されており、操作
対象や操作の内容に応してユニノトの着脱や推論ユニッ
ト内のルールの変更が可能なようにされていた。これに
よって、汎用的なファジィコントローラを実現すること
ができ、一台の装置を広い用途に用いることができる。
いられており、このためのファジィコントローラが実用
化されている。第６図，第７図に一般的なファジィコン
トローラのブロソク図を示す。ファジィコントローラ１
内部においてアナログバス１０を介して複数の推論ユニ
ット１ｌ，確定値演算ユニット１２および入出力ユニッ
ト１３が接続されている。入出力ユニット１３には制御
対象２が接続されており、制御対象２には入出力ユニッ
ト１３を介して操作量が入力されるとともに、制御の結
果である制御量が出力される。推論ユニット１１はアナ
ログバス１０を介して制御対象からの変数を受け取り、
各ファジィルールに基づく演算を行った結果を再度アナ
ログバス１０を介して確定値演算ユニット１２に入力す
る。確定値演算ユニノト１２は各推論ユニ７ ｝ １
１ （ＬＬ１〜１１ｎ）が算出したメンハーシ，プ値
を総合して確定推論値を算出し、アナログハス１０，人
出力ユニット１３を介して制御対象２に操作量として出
力する。このように一般的なファジィ推論袈置は各ユニ
ットがアナログバス１０を介して接続されており、操作
対象や操作の内容に応してユニノトの着脱や推論ユニッ
ト内のルールの変更が可能なようにされていた。これに
よって、汎用的なファジィコントローラを実現すること
ができ、一台の装置を広い用途に用いることができる。
（Ｃ）発明が解決しようとする課題
しかし、従来のファジィコントローラにおける各ユニッ
トは同一のアナログバスに画一的に接続されていたため
、人出力ユニット１３から入力される入力数と各推論ユ
ニットにおいてファジィ推論に用いることができる入力
数とは同一であった。すなわち、第７図では人出力ユニ
ット１３を介して入力ｘ，ｙ，ｚが入力され、この変数
Ｘ． ＹＺがアナログバス１０を介して推論ユニット
１１のメンバーシップ関数回路２０ｘ，２０ｙ，２ｏｚ
に入力される。このメンバーシップ関数回路２０の出力
は最小値演算回路２１に入力されて前件部出力が求めら
れる。この前件部出力が結論部２２に入力されて後件部
メンバーシップ関数発生回路２３が出力する関数ととも
に演算され、ファジィルールに基づくファジィ推論結果
が出力される。すなわちこの例では推論ユニットが３入
力であるためファジィコントローラとしてもｘ，ｙ，Ｚ
の３入力しか受け付けることができない。このようにユ
ニットが受付可能な変数しかファジィコントローラとし
て受け付けることができないため、多くの変数を出力す
る制御対象を精度よく制御することができない欠点があ
った。
トは同一のアナログバスに画一的に接続されていたため
、人出力ユニット１３から入力される入力数と各推論ユ
ニットにおいてファジィ推論に用いることができる入力
数とは同一であった。すなわち、第７図では人出力ユニ
ット１３を介して入力ｘ，ｙ，ｚが入力され、この変数
Ｘ． ＹＺがアナログバス１０を介して推論ユニット
１１のメンバーシップ関数回路２０ｘ，２０ｙ，２ｏｚ
に入力される。このメンバーシップ関数回路２０の出力
は最小値演算回路２１に入力されて前件部出力が求めら
れる。この前件部出力が結論部２２に入力されて後件部
メンバーシップ関数発生回路２３が出力する関数ととも
に演算され、ファジィルールに基づくファジィ推論結果
が出力される。すなわちこの例では推論ユニットが３入
力であるためファジィコントローラとしてもｘ，ｙ，Ｚ
の３入力しか受け付けることができない。このようにユ
ニットが受付可能な変数しかファジィコントローラとし
て受け付けることができないため、多くの変数を出力す
る制御対象を精度よく制御することができない欠点があ
った。
この発明は、各推論ユニットにおいて入力する変数を選
択することができるようにするとともに、ファジィ推論
結果の出力先を切り換えることができるようにして上記
課題を解決したファジィコントローラを制御することを
目的とする。
択することができるようにするとともに、ファジィ推論
結果の出力先を切り換えることができるようにして上記
課題を解決したファジィコントローラを制御することを
目的とする。
（ｄ）課題を解決するための手段
（１） この出願の第一の発明は、制御対象から変数
の入力を受け付けるインターフェイス装置と、入力され
た変数からメンバーシップ値を算出する推論ユニントと
、を有するファジィコントローラにおいて、 前記インターフェイス装置を前記推論ユニットが受付可
能な変数よりも多くの変数を受け付けるように構成し、 前記インターフェイス装置と推論ユニットとの間にイン
ターフェイス装置より入力された変数から推論ユニット
に入力する変数を選択する選択手段を設けたことを特徴
とする。
の入力を受け付けるインターフェイス装置と、入力され
た変数からメンバーシップ値を算出する推論ユニントと
、を有するファジィコントローラにおいて、 前記インターフェイス装置を前記推論ユニットが受付可
能な変数よりも多くの変数を受け付けるように構成し、 前記インターフェイス装置と推論ユニットとの間にイン
ターフェイス装置より入力された変数から推論ユニット
に入力する変数を選択する選択手段を設けたことを特徴
とする。
（２） この出願の第二の発明は、上記（１）の発明
において、前記選択手段が、前記推論ユニットに一体に
設けられていることを特徴とする。
において、前記選択手段が、前記推論ユニットに一体に
設けられていることを特徴とする。
（３） この出願の第三の発明は、複数の制御対象か
ら変数の入力を受け付ける受付手段と、前記複数の制御
対象に対して推論結果を出力する出力手段と、入力変数
に対するファジィ推論値を出力するファジィ推論部と、
を有し、 前記受付手段．出力手段を介してファジィ推論部に接続
される制御対象を次分割で切り換える切換手段を設けた
ことを特徴とする。
ら変数の入力を受け付ける受付手段と、前記複数の制御
対象に対して推論結果を出力する出力手段と、入力変数
に対するファジィ推論値を出力するファジィ推論部と、
を有し、 前記受付手段．出力手段を介してファジィ推論部に接続
される制御対象を次分割で切り換える切換手段を設けた
ことを特徴とする。
（４） この出願の第四の発明は、上記（３）の発明
において、前記受付手段，出力手段の内少なくとも１つ
が前記ファジィ推論部に一体に設けられていることを特
徴とする。
において、前記受付手段，出力手段の内少なくとも１つ
が前記ファジィ推論部に一体に設けられていることを特
徴とする。
（ｅ）発明の作用
この出願の請求項１の発明のファジィコントローラでは
、推論ユニットが受付可能な変数よりも多くの変数を受
け付け、各推論ユニットにおいてそのうち必要な変数を
選択するようにした。選択はディップスインチやアナロ
グスイッチでする゛ようにすればよい。これにより推論
に必要な全ての変数をアナログバスに入力しておき、各
ユニットが設定されているファジィルールにおいて必要
な変数のみをその中から選択することができるようにな
る。
、推論ユニットが受付可能な変数よりも多くの変数を受
け付け、各推論ユニットにおいてそのうち必要な変数を
選択するようにした。選択はディップスインチやアナロ
グスイッチでする゛ようにすればよい。これにより推論
に必要な全ての変数をアナログバスに入力しておき、各
ユニットが設定されているファジィルールにおいて必要
な変数のみをその中から選択することができるようにな
る。
また、請求項２の発明では変数を選択する選択手段を推
論ユニットに一体に内蔵した。すなわち、前記ディソプ
スイソチやアナ口グスイノチを推論ユニット内部に設け
た。これによりユニットの交換や設定変更が容易になっ
た。
論ユニットに一体に内蔵した。すなわち、前記ディソプ
スイソチやアナ口グスイノチを推論ユニット内部に設け
た。これによりユニットの交換や設定変更が容易になっ
た。
この出願の請求項３の発明ではファジィコントローラを
複数の制御対象に接続し、各制御対象に関するファジィ
推論を時分割で行うようにした。
複数の制御対象に接続し、各制御対象に関するファジィ
推論を時分割で行うようにした。
このため、変数の入力を受け付ける受付手段とファジィ
推論値を出力する出力手段とを対応する制御対象に対し
て時分割で切り換えるようにした。
推論値を出力する出力手段とを対応する制御対象に対し
て時分割で切り換えるようにした。
これにより複数の制御対象の変位がゆるやかであれば一
台のファジィコントローラで同時に制御することができ
る。
台のファジィコントローラで同時に制御することができ
る。
またこの出願の請求項４のファジィコントローラでは？
！数の制御対象とファジィコントローラとを切換接続す
る受付手段，出力手段の少なくとも一方をファジィ推論
部に一体に組み込んだ。これによってファジィコントロ
ーラの構或を簡略化することができるとともに各ユニッ
トの独立性を保つことができる。
！数の制御対象とファジィコントローラとを切換接続す
る受付手段，出力手段の少なくとも一方をファジィ推論
部に一体に組み込んだ。これによってファジィコントロ
ーラの構或を簡略化することができるとともに各ユニッ
トの独立性を保つことができる。
（ｆ）実施例
第１図はこの発明の実施例であるファジィコントローラ
の一部構戒を示すブロソク図である。全体の構戒は第６
図に示したファジィコントローラと同一であるため全体
のブロック図は省略する。
の一部構戒を示すブロソク図である。全体の構戒は第６
図に示したファジィコントローラと同一であるため全体
のブロック図は省略する。
また、第７図に示した推論ユニット１１と構戒において
同一の部分は同一番号を付して説明を省略する。入出力
ユニット１７は８個の入力端子Ｉ０〜Ｔ．（この■。〜
■，はバスラインの番号および入力される変数名を兼ね
るものとする。）を有しており、アナログバスも対応す
る８本のパスラインを有している。各推論ユニット１６
もＩ０〜Ｉ，に対応する８個の入力端子が設けられてお
り、これら入力端子は選択装置２４に接続されている。
同一の部分は同一番号を付して説明を省略する。入出力
ユニット１７は８個の入力端子Ｉ０〜Ｔ．（この■。〜
■，はバスラインの番号および入力される変数名を兼ね
るものとする。）を有しており、アナログバスも対応す
る８本のパスラインを有している。各推論ユニット１６
もＩ０〜Ｉ，に対応する８個の入力端子が設けられてお
り、これら入力端子は選択装置２４に接続されている。
選択装置２４は８個の入力変数のうち３個の変数を選択
しメンバーシップ関数回路２ ０ ｘ， ２ ０ ｙ
， ２ ０ ｚに入力する。選択装置２４は第２図〜
第４図に示すような構或にすればよい。
しメンバーシップ関数回路２ ０ ｘ， ２ ０ ｙ
， ２ ０ ｚに入力する。選択装置２４は第２図〜
第４図に示すような構或にすればよい。
第２図は前記選択装置２４の簡略な実施例を示している
。同図（Ａ）はロータリースイッチ２５を選択装置に用
いた例である。各変数Ｘ， Ｙ， Ｚに対応して１個
のロータリースイソチ２５を設け（同図にはＸに対する
ロータリースイッチのみを記載している。）、そのコモ
ン端子に変数Ｘ， ＹＺ （２０ｘ，２０ｙ，２０ｚ）
の端子を接続し、固定接点にバスラインＩ０〜Ｉ７を接
続している。
。同図（Ａ）はロータリースイッチ２５を選択装置に用
いた例である。各変数Ｘ， Ｙ， Ｚに対応して１個
のロータリースイソチ２５を設け（同図にはＸに対する
ロータリースイッチのみを記載している。）、そのコモ
ン端子に変数Ｘ， ＹＺ （２０ｘ，２０ｙ，２０ｚ）
の端子を接続し、固定接点にバスラインＩ０〜Ｉ７を接
続している。
稼働接点（コモン端子）を任意の固定接点で停止させる
ことにより各変数Ｘ，Ｙ，．ＺとしてＩ。−Ｉ７から入
力された変数のうち任意のものを用いることができる。
ことにより各変数Ｘ，Ｙ，．ＺとしてＩ。−Ｉ７から入
力された変数のうち任意のものを用いることができる。
すなわち推論ユニットは変数■。〜Ｉ７のうち任意の３
変数に基づいてファジィ推論を実行することができる。
変数に基づいてファジィ推論を実行することができる。
同図（Ｂ）は８個のアナ口グスイノチを並列に接続した
アナログマルチプレクサ３０を用いた選択装置の構成例
を示している。この図も変数Ｘに対応するもののみを記
載している。アナログマルチプレクサ３０は８連のアナ
ログスイソチ３１と各アナログスイッチを択一的に閉或
するデコーダ３２とを内蔵している。各アナログスイソ
チの一方の接点は入力Ｉ０〜■７に個別に接続されてお
り、他方の接点はエつに集約されてメンバーシップ関数
回路２０ｘに接続されている。デコーダ３ｏは各アナロ
グスイッチを開閉する８個の出力端子と３ビットの入力
端子を有している。入力端子から入力された３桁のパイ
ナリコードをデコードして対応するアナログスイソチを
閉戒する。各入力端子の“゜１／０”はプルアップ抵抗
３４および数値設定用スイッチ３３によって決定される
。数値設定用スイッチ３３がオンしたときその入力端子
は″Ｌ”となり、数値としては“１”が設定される．す
なわちこの入力端子はアクティブ口一である．この数値
設定用スイッチ３３を装置の外部に設けることにより装
置外部から任意に入力を選択するようにすることができ
る。
アナログマルチプレクサ３０を用いた選択装置の構成例
を示している。この図も変数Ｘに対応するもののみを記
載している。アナログマルチプレクサ３０は８連のアナ
ログスイソチ３１と各アナログスイッチを択一的に閉或
するデコーダ３２とを内蔵している。各アナログスイソ
チの一方の接点は入力Ｉ０〜■７に個別に接続されてお
り、他方の接点はエつに集約されてメンバーシップ関数
回路２０ｘに接続されている。デコーダ３ｏは各アナロ
グスイッチを開閉する８個の出力端子と３ビットの入力
端子を有している。入力端子から入力された３桁のパイ
ナリコードをデコードして対応するアナログスイソチを
閉戒する。各入力端子の“゜１／０”はプルアップ抵抗
３４および数値設定用スイッチ３３によって決定される
。数値設定用スイッチ３３がオンしたときその入力端子
は″Ｌ”となり、数値としては“１”が設定される．す
なわちこの入力端子はアクティブ口一である．この数値
設定用スイッチ３３を装置の外部に設けることにより装
置外部から任意に入力を選択するようにすることができ
る。
さらに、第３図には第２図（Ｂ）に示したアナログマル
チプレクサ３０を用いデコーダ３２に対してコントロー
ラｌ５から数値を入力するようにした装置を示している
。すなわちマイクロコンピュータからなるコントローラ
１５が各（ｘ，ｙ．Ｚに対応する）アナログマルチプレ
クサ３０にアドレス信号として３ビットデータを入力す
るようにしている。コントローラ１５に対して出力すべ
きアドレスおよび出力（変更）のタイξングをプログラ
ムしておくことにより、自動的な変数の選択・変更が可
能になる。なお、この回路においてはアナログマルチブ
レクサ３０側にアドレス信号をラフチする回路を設けて
おく必要がある。
チプレクサ３０を用いデコーダ３２に対してコントロー
ラｌ５から数値を入力するようにした装置を示している
。すなわちマイクロコンピュータからなるコントローラ
１５が各（ｘ，ｙ．Ｚに対応する）アナログマルチプレ
クサ３０にアドレス信号として３ビットデータを入力す
るようにしている。コントローラ１５に対して出力すべ
きアドレスおよび出力（変更）のタイξングをプログラ
ムしておくことにより、自動的な変数の選択・変更が可
能になる。なお、この回路においてはアナログマルチブ
レクサ３０側にアドレス信号をラフチする回路を設けて
おく必要がある。
第４図は選択装置２４の他の実施例である設定用モジェ
ールを示している．この設定用モジューノレ２６は■。
ールを示している．この設定用モジューノレ２６は■。
〜Ｉ，およびｘ，ｙ，ｚに対烏ずる端了を有し、内部に
ｘ．ｙ，ｚのそれぞれにＩ。−１７のうち１変数を接続
する線路が形威されている。
ｘ．ｙ，ｚのそれぞれにＩ。−１７のうち１変数を接続
する線路が形威されている。
この設定用モジュール２６を実際に用いる場合には、設
定用モジュール２６にＩ０〜■７およびＸ，Ｙ，Ｚに苅
応する１１′Ａ一のビンを設け、推論ユニット１６にこ
れに対応するｉｔ穴のソゲットを設ければよい． なお、設定用モジュール２６は最初はＸ， Ｙ，Ｚと■
。〜■，とは各々ヒューズ２７を介して接続されており
、このヒューズのうち必要なもののみを残し不要なもの
を焼き切ることにより（２７′の状態）、任意の接続形
態のものを制作することができる。このような設定用モ
ジュールを複数設け必要に応じて差し替えることにより
速やかな設定変更をすることができる。
定用モジュール２６にＩ０〜■７およびＸ，Ｙ，Ｚに苅
応する１１′Ａ一のビンを設け、推論ユニット１６にこ
れに対応するｉｔ穴のソゲットを設ければよい． なお、設定用モジュール２６は最初はＸ， Ｙ，Ｚと■
。〜■，とは各々ヒューズ２７を介して接続されており
、このヒューズのうち必要なもののみを残し不要なもの
を焼き切ることにより（２７′の状態）、任意の接続形
態のものを制作することができる。このような設定用モ
ジュールを複数設け必要に応じて差し替えることにより
速やかな設定変更をすることができる。
第５図はこの出願の請求項３，４に対応する実施例を示
している。ファジィコントローラ２は第１図に示したフ
ァジィコントローラ１と略同様の構成を有するファジィ
コントロール部１′および？力を分岐するマルチプレク
サ４０を備えている。ファジィコントロール部１′は９
個の入力端子■。〜■３を有しており、その推論出力は
マルチプレクサ４０によって３個の出力端子Ｏ０，０■
０■に分岐されている。入力端子，出力端子は、（■。
している。ファジィコントローラ２は第１図に示したフ
ァジィコントローラ１と略同様の構成を有するファジィ
コントロール部１′および？力を分岐するマルチプレク
サ４０を備えている。ファジィコントロール部１′は９
個の入力端子■。〜■３を有しており、その推論出力は
マルチプレクサ４０によって３個の出力端子Ｏ０，０■
０■に分岐されている。入力端子，出力端子は、（■。
＋Ｉｌ＋Ｉ２，０。）． （１３， Ｉ４．． Ｉｓ＋
Ｏ＋）＋ （Ｉ６， Ｉ？． Ｉｇ，Ｏｘ）の組み合わ
せで３個の制御対象４２ａ，４２ｂ．４２ｃに接続され
ている。入力・出力の切り換えは上記組み合わせを保っ
て行われ、切換制御はコントローラ４１が行う。入力変
数■。〜■８は直接ファジィコントロール部１′に入力
され、各推論ユニットにおいて３個が選択される。この
選択はコントローラ４１が出力するアドレスに基づいて
行われる。ファジィコントロール部１′の推論出力はマ
ルチブレクサ４０によって００，０■０．に分岐され対
応する制御対象に出力される。マルチブレクサ４０の切
り換えもコントローラ４１によって行われる。コントロ
ーラ４１は一定時間毎に入出力を上記組み合わせで順次
切り換えていき、一台のファジィコントローラ１によっ
て３台の制御対象をコントロールすることができるよう
にしている。コントローラ４１はＣＰＵを有するマイク
ロコンピュータで構成しても良く、またより単純なタイ
マスインチなどで構成しても良い。
Ｏ＋）＋ （Ｉ６， Ｉ？． Ｉｇ，Ｏｘ）の組み合わ
せで３個の制御対象４２ａ，４２ｂ．４２ｃに接続され
ている。入力・出力の切り換えは上記組み合わせを保っ
て行われ、切換制御はコントローラ４１が行う。入力変
数■。〜■８は直接ファジィコントロール部１′に入力
され、各推論ユニットにおいて３個が選択される。この
選択はコントローラ４１が出力するアドレスに基づいて
行われる。ファジィコントロール部１′の推論出力はマ
ルチブレクサ４０によって００，０■０．に分岐され対
応する制御対象に出力される。マルチブレクサ４０の切
り換えもコントローラ４１によって行われる。コントロ
ーラ４１は一定時間毎に入出力を上記組み合わせで順次
切り換えていき、一台のファジィコントローラ１によっ
て３台の制御対象をコントロールすることができるよう
にしている。コントローラ４１はＣＰＵを有するマイク
ロコンピュータで構成しても良く、またより単純なタイ
マスインチなどで構成しても良い。
《０発明の効果
以上のようにこの発明のファジィコントローラによれば
制御対象から出力される多くのパラメータを全て入力し
、各推論ユニットで必要な変数（パラメータ）のみを選
択してファジィ推論を行うことができるため、構成を複
雑化することなく精度の高いファジィ推論を実行するこ
とができる。
制御対象から出力される多くのパラメータを全て入力し
、各推論ユニットで必要な変数（パラメータ）のみを選
択してファジィ推論を行うことができるため、構成を複
雑化することなく精度の高いファジィ推論を実行するこ
とができる。
さらに、出力側も分岐して複数の制御対象を時分割で制
御することができるため一台のファジィコンｌ・ローラ
で多くの制御対象を制御することができ、ファジィコン
トローラの可動率を向上をはかることができる。
御することができるため一台のファジィコンｌ・ローラ
で多くの制御対象を制御することができ、ファジィコン
トローラの可動率を向上をはかることができる。
第１図はこの発明の実施例であるファジィコントローラ
の一部構或を示すブロック図、第２図〜第４図は同ファ
ジィコントローラの選択装置の各種実施例を示す図、第
５図は同ファジィコントローラを用いて複数の制御対象
に対して時分割制御を行う場合の実施例を示す図である
。 また、第６図は−・般的なファジィコントローラの構成
を示すブロック図、第７図は従来のファジィコントロー
ラの推論ユニットなどの一部構或を図である。 １． １１ ２０ ２４ ４０ ２−ファジィコントローラ、 一推論ユニット、 ｘ．２０ｙ．２０ｚ−メンバーシップ関数回路、一選択
装置、 一マルチプレクサ。
の一部構或を示すブロック図、第２図〜第４図は同ファ
ジィコントローラの選択装置の各種実施例を示す図、第
５図は同ファジィコントローラを用いて複数の制御対象
に対して時分割制御を行う場合の実施例を示す図である
。 また、第６図は−・般的なファジィコントローラの構成
を示すブロック図、第７図は従来のファジィコントロー
ラの推論ユニットなどの一部構或を図である。 １． １１ ２０ ２４ ４０ ２−ファジィコントローラ、 一推論ユニット、 ｘ．２０ｙ．２０ｚ−メンバーシップ関数回路、一選択
装置、 一マルチプレクサ。
Claims (4)
- （１）制御対象から変数の入力を受け付けるインターフ
ェイス装置と、入力された変数からメンバーシップ値を
算出する推論ユニットと、を有するファジィコントロー
ラにおいて、 前記インターフェイス装置を前記推論ユニットが受付可
能な変数よりも多くの変数を受け付けるように構成し、 前記インターフェイス装置と推論ユニットとの間にイン
ターフェイス装置より入力された変数から推論ユニット
に入力する変数を選択する選択手段を設けたことを特徴
とするファジィコントローラ。 - （２）前記選択手段は、前記推論ユニットに一体に設け
られている請求項１記載のファジィコントローラ。 - （３）複数の制御対象から変数の入力を受け付ける受付
手段と、前記複数の制御対象に対して推論結果を出力す
る出力手段と、入力変数に対するファジィ推論値を出力
するファジィ推論部と、を有し、 前記受付手段、出力手段を介してファジィ推論部に接続
される制御対象を時分割で切り換える切換手段を設けた
ことを特徴とするファジィコントローラ。 - （４）前記受付手段、出力手段のうち少なくとも１つは
前記ファジィ推論部に一体に設けられている請求項３記
載のファジィコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232636A JPH0394301A (ja) | 1989-09-07 | 1989-09-07 | ファジィコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232636A JPH0394301A (ja) | 1989-09-07 | 1989-09-07 | ファジィコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0394301A true JPH0394301A (ja) | 1991-04-19 |
Family
ID=16942407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1232636A Pending JPH0394301A (ja) | 1989-09-07 | 1989-09-07 | ファジィコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0394301A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102640746A (zh) * | 2012-04-10 | 2012-08-22 | 山东一览科技有限公司 | 一种水悬浮剂杀菌剂及其生产工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4928778A (ja) * | 1972-07-13 | 1974-03-14 | ||
| JPS516512A (ja) * | 1974-07-03 | 1976-01-20 | Matsushita Electric Industrial Co Ltd | |
| JPS5994112A (ja) * | 1982-11-19 | 1984-05-30 | Nippon Telegr & Teleph Corp <Ntt> | 時分割位置決め制御装置 |
| JPH02181829A (ja) * | 1989-01-06 | 1990-07-16 | Olympus Optical Co Ltd | ディジタルファジイ回路 |
-
1989
- 1989-09-07 JP JP1232636A patent/JPH0394301A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4928778A (ja) * | 1972-07-13 | 1974-03-14 | ||
| JPS516512A (ja) * | 1974-07-03 | 1976-01-20 | Matsushita Electric Industrial Co Ltd | |
| JPS5994112A (ja) * | 1982-11-19 | 1984-05-30 | Nippon Telegr & Teleph Corp <Ntt> | 時分割位置決め制御装置 |
| JPH02181829A (ja) * | 1989-01-06 | 1990-07-16 | Olympus Optical Co Ltd | ディジタルファジイ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102640746A (zh) * | 2012-04-10 | 2012-08-22 | 山东一览科技有限公司 | 一种水悬浮剂杀菌剂及其生产工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3976981A (en) | Multi-channel control systems | |
| WO1998032071A3 (en) | Processor with reconfigurable arithmetic data path | |
| US5014238A (en) | Universal input/output device | |
| EP0301736A1 (en) | Input-output device | |
| JPH0394301A (ja) | ファジィコントローラ | |
| JP2002508541A (ja) | アクティブなボタンとしての操作ボタン | |
| JPS6387809A (ja) | 演算増幅器 | |
| US3496560A (en) | Logic assisted manual system | |
| RU18585U1 (ru) | Система автоматического управления | |
| SU932463A1 (ru) | Программное задающее устройство дл электронных аналоговых регул торов | |
| SU621960A1 (ru) | Пневматическое индикаторное устройство | |
| SU690505A1 (ru) | Аналоговое устройство дл решени задач теории расписаний | |
| SU952179A1 (ru) | Система управлени инкубатором | |
| JP2002278763A (ja) | 電気機器制御装置 | |
| SU480078A2 (ru) | Система автоматического контрол параметров электронных схем | |
| JPS609843Y2 (ja) | 工程歩進型プログラマブル・コントロ−ラ | |
| JP2792502B2 (ja) | Ａｔｍ交換機のスイッチ制御における結線方式 | |
| JPS57132201A (en) | Manual resetting type recording controller | |
| JPS54159137A (en) | Selector | |
| JPS62155439A (ja) | ガス器具等の制御装置 | |
| JPH11338525A (ja) | プログラマブルコントローラー用制御回路 | |
| JPH01118050A (ja) | 空気調和機のリモートコントロール装置 | |
| JPH02198222A (ja) | プログラマブルロジックアレイ | |
| JPS6086606A (ja) | デイジタル制御装置 | |
| JPS63121906A (ja) | シミユレ−シヨン装置 |