JPH0395771A - デイジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ａ業上の利用分野〕 この発明は、ディジタルオーディオ信号等のディジタル
信号と映像信号が記録されている記録媒体から、映像信
号のフィールド周波数と非同期の標本化周波数でディジ
タル信号を再生するディジタル信号再生装置に関する。

［従来の技術］ 回転ヘッドによって、ディジタル映像信号またはアナロ
グ映像信号とディジタル（ＰＣＭ）オーディオ信号とを
同時に記録再生する場合、一般にはＰＣＭオーディオ信
号の標本化周波数は映像信号のフィールド周波数または
フレーム周波数に同期した周波数に選定される。

例えば、映像信号のフィールド周波数Ｆｆが６　０　Ｉ
ｔ　ｚのとき、標本化周波数は４８κＨｚが選ばれる。

ところが、ディジタルオーディオインターフェースを介
して、ＰＣＭオーディオ信号を記録しようとする場合、
その標本化周波数はＰＣＭオーデイオ信号の送出側で独
自に作られるものであるから、記録再生装置の映像信号
のフィールド周波数Ｆｆとは同期していない。

このような記録再生を行なうディジタル信号再生装置と
しては、例えば、特開昭６１−２８４８７４号公報に示
されているものがある。

この再生装置は、非同期記録を行なう場合には、１フィ
ールド（映像信号の１垂直周期期間）内のＰＣＭオーデ
ィオ信号のサンプル数を可変にするとともに、そのサン
プル数を識別するための制御情報をディジタルデータと
共に磁気テープに記録し、再生を行なう場合には、映像
信号とは非同期で、かつ記録時と同じ標本化周波数のサ
ンプルクロックを、再生したサンプル数情報を利用して
作成するように構成している。

第３図は特開昭６１−２８４８７４号公報に開示された
記録系および再生系サンプルクロック生成回路の構成を
示すブロック回路図で、この図では同期記録時に必要な
構成要素は省略している。

図において、（１０１）はワードクロツクＷＣＫの入力
端子、（１０２）は映像の垂直同期信号ＶＤの人力端子
、（１０３）は非同期の記録再生切換え信号の人力端子
、（１０４）は記録時には１垂直周期期間内のＰＣＭオ
ーディオサンプル数を指定する制御信号が入力され、再
生時には、同時に記録されているサンプル数情報信号に
基づく制御信号が人力される端子、（１０５）はワード
クロックＷＣＫと垂直同期信号ＶＤを切換えて位相比較
器（１０６）　に入力するセレクタ、（１０７）はロー
パスフィルタ（ＬＰＦ　）　、（１０８）はその中心発
振周波数が９２．１６ＭＨｚの電圧制御型発振器（ｖ　
ｃ　ｏ　）　．　　（１０９）は分周比が（１／１９２
０）のカウンタ、（１１０）は分周比が制御信号によっ
て（１／８００）　または（１／８０１）　に切換えら
れるカウンタ、（１０１）はセレクタ、（１０２）はサ
ンプルクロックの出力端子である。なお、この従来例の
構成は、標本化周波数ＦＳが４８ＫＨｚ　、垂直同期周
波数Ｆｆが５９．９４Ｈｚの場合を示している。

つぎに、動作を説明する。

非同期の記録モートでは、セレクタ（１０５）および（
１１１）は、それぞれＡ入力を選択する。

したがって、位相比較回路（１０６）の一方の人力には
ディジタルインターフェース等から得られた非同期のワ
ードクロックＷ　Ｃ　Ｋ　（　４８ＫＨｚ）が供給され
、他方の入力には、セレクタ（１１１）にて選択された
分周カウンタ（１０９）の出力が供給される。位相比較
回路（１０６）の出力はＬ　Ｐ　Ｆ　（１０７）を介し
てＶ　Ｃ　Ｏ　（１０８）　　ｌ．：供給され、Ｖ　Ｃ
　Ｏ　（１０８）　は、ワードクロックＷＣＫに同期し
たクロックを生成する。

非同期の再生モードでは、セレクタ（１０５）および（
１１１）はそれぞれＢ人力を選択する。したがって、位
相比較回路（１０６）の一方の入力には垂直同期信号Ｖ
　Ｄ　（５９．９４｝１２）が供給され、他方の人力に
はセレクタ（１１１）にて選択された分周カウンタ（１
１０）の出力が供給される。分周カウンタ（１１０）は
入力端子（１０４）から入力されるサンプル数情報信号
に応じて、分周比が（１／８００）または（１／８０１
）に切換えられる。位相比較回路（１０６）　，　Ｌ　
Ｐ　Ｆ（１０７）　　　Ｖ　Ｃ　Ｏ　（１０８）　およ
び分周カウンタ（１０９）　　　（１１０）　テ構成さ
れたＰＬＬ回路（ｌ２ｏ）ノＰＬＬ勤作は、垂直同期周
期ごとに行なわれ、記録時の標本化周波数Ｆｓに近い周
波数のサンプルクロックを生成する。

なお、Ｌ　Ｐ　Ｆ　（１０７）は大きい時定数に設定さ
れ、分周カウンタ（１１０）の分周比の切換え時におけ
る周波数の追従を遅くすることによってサンプルクロッ
クの周波数に急激な変動が生じないようにしている。

［発明が解決しようとする課題コ 従来のディジタル信号再生装置のサンプルクロック生成
回路は、以上のように構成されているので、例えば分周
比の切換えが頻繁に生じる場合には、１フィールド期間
内で生じる実際のサンプルクロックの周波数と、所望の
標本化周波数との誤差がフィールド毎に累積され、ＰＣ
Ｍオーディオ信号を出力するメモリやＦＩＦＯのジッタ
吸収能力を越えてしまう可能性がある。

この問題点の対策として、サンプル数の過不足が発生し
たときに、フィールドのつなぎ目で、サンプルの間引き
や補間を行なうことが考えられるが、この対策では音質
が劣化するという問題点が生じる。

この発明は上記のような問題点を解消するためになされ
たもので、映像信号のフィールド周波数と非同期の標本
化周波数を有するＰＣＭオーディオ信号を再生する際、
音質の劣化を生じさせずに良好な再生を行なうことので
きるディジタル信号再生装置を得ることを目的とする。

［課題を解決するための千段］ この発明によるディジタル信号再生装置のサンプルクロ
ック生成回路は、所定の周期ごとに、ＰＬＬ回路から出
力されるサンプルクロックにしたがって、データサンプ
ルを出力した場合のサンプル数の再生されたサンプル数
情報に対する偏差を求め、このサンプル数偏差に応じて
、サンプル数情報の値を修正する手段と、この修正され
たサンプル数によって上記ＰＬＬ回路から出力されるサ
ンプルクロックの周波数を上記サンプル数偏差が零とな
るように当該ＰＬＬ回路の分周回路の分周比を設定する
手段とを備えたものである。

［作用コ この発明におけるサンプルクロック生成回路は、サンプ
ル数修正手段において検出したサンプル数偏差が零とな
るようにＰＬＬ回路の分周回路の分周比を設定する。こ
れにより、ＰＬＬ回路から出力されるサンプルクロック
の周波数を、各周期ごとに再生されるデータサンプル数
に対応した周波数とすることができる。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
図はこの実施例のディジタル信号再生装置におけるサン
プルクロック生成回路（５９）の構成を示すブロック回
路図である。図において、（１）はサンプル数修正回路
で、入力端子（１０４）から人力されたサンプル数情報
Ｎｓを後述するように、１フィールド期間内に再生すべ
きサンプル数の値に修正して出力する。（２）はオーバ
ーフロー／アンダーフロー検出回路で、サンプル数修正
回路（１）から出力される修正サンプル数が所定範囲外
にあることを検出する。（３）はリセット信号生成回路
で、オーバーフロー／アンダーフロー検出回路（２）の
出力を受け、オーバーフローまたはアンダーフローの状
態のときに、サンプル数修正回路（１）から出力される
修正サンプル数をサンプル数情報の値Ｎｓにリセットす
るための制御信号を生成する。（４）はカウンタ、（５
）は一致検出回路で、サンプル数修正回路（１）の出力
によってその分周比が決定されるｌ／（８００±α）分
周回路（６）を構成する。（７）はｌ／５１２分周回路
である。

なお、この実施例では、標本化周波数Ｆｓは４　８　Ｋ
　ｔ＋　ｚで、Ｖ　Ｃ　Ｏ　（１０８）の中心発振周波
数は標本化周波数Ｆｓの５１２倍、すなわち２４．５７
６ＭＨｚに設定されており、また、フィールド周波数Ｆ
ｆは６０Ｈｚである。この場合においても記録時には、
例えばディジタルインターフェースから与えられる標本
化周波数Ｆｓが、周波数、位相ともにフィールド周波数
Ｆｆに同期していることは考えられないので、１フィー
ルド期間内に記録されるＰＣＭオーディオサンプル数は
１チャンネル当たり８００±βであり、そのサンプル数
情報Ｎｓが同時に記録される。

再生時に、人力端子（１０４）へ供給されたこのサンプ
ル数情報Ｎｓは、サンプル数修正回路（１）に入力され
る。このサンプル数修正回路（１）は、フイールト期間
ごとにサンプル数情報Ｎｓの値を、ＰＬＬ回路（１２０
）から出力ざれるサンプルクロックの周波数状態に合わ
せて修正して出力する。すなわち、例えばＮｓ−８００
と与えられたとき、Ｖ　Ｃ　Ｏ　（１０８）の発振周波
数が２４．５７５ＭＨｚであるならばこれを１７５１２
分周回路（７）にて分周した標本化周波数Ｆｓは４８．
ＯＯＯＫＨＺとなり、ＰＣＭオーディオデータを過不足
なく出力することができるか、Ｖ　Ｃ　Ｏ　（１０８）
の発振周波数が２４．５７６ＭＨＺより低いとき、例え
ば２４．５５０４　ＭＨｚのときにはＦｓ＝４７．９５
ＫＨｚとなり、このサンプルクロックによってＰＣＭオ
ーディオデータを出力しようとすると、１フィールド期
間内では８００個のオーディオサンプルを出力できなく
なる。

そこで、サンプル数修正回路（１）では、フィールド期
間毎にこのサンプル数偏差を検出し、このサンプル数偏
差を次フィールド期間のＮｓに加算（または減算）して
修正サンプル数を生成する。

上述の例では、１フィールドの終了時点で約１サンプル
の偏差が生じているので、次フィールドで４ｆ（Ｎｓ＋
１）を修正サンプル数とする。

逆に、ＰＬＬ回路（１２０）から出力されるサンプルク
ロックの周波数が高すぎる場合には、例えば次フィール
ドでは（Ｎｓ−１）を修正サンプル数とする。この修正
サンプル数は、一致検出回路（５）の一方の入力に与え
られているので、この修正サンプル数が分周回路（６）
の分周比を決定することになる。分周回路（６）の出力
は、位相比較回路（１０６）の一方の入力に供給され、
他方の入力には垂直同期信号（　６０ＨＺ）が与えられ
ており、位相誤差信号はＬ　Ｐ　Ｆ　（１０７）を介し
てＶ　Ｃ　Ｏ　（１０８）に入力され、垂直同期信号Ｖ
Ｄに同期したクロツクを発生する。このクロツクは１／
５１２分周回路（７）にて分周されて再生用のサンプル
クロックが生成される。

なお、初期電源投入時等においては、ＶＣＯ（１０８）
の出力クロツクの周波数が、所望の周波数からかなりず
れていることも予憇されるので、そのときの初期化のた
めにオーバーフロー／アンダーフロー検出回路（２）と
リセット信号生成回路（３）とが設けられており、例え
ば、オーバーフロー／アンダーフロー検出回路（２）で
は±８サンプル以上の偏差を検出し、リセット信号生成
回路（３）はその場合に偏差をリセットしてサンプル数
修正回路（１）から出力される修正サンプル数が入力端
子（１０４）から入力されたサンプル数情報Ｎｓとなる
ように制御する。

次に、上述のサンプルクロック生戊回路を用いたディジ
タル信号再生装置の一実施例を第２図について説明する
。

第２図は映像信号とＰＣＭオーディオ信号をそれぞれト
ラックの別領域に記録し、かつ、ごく近傍に設けた２つ
のヘッドが同時に磁気テープを走査して隣接する２木の
トラックを形成するようにして記録を行なった磁気テー
プから再生するための装置を示したもので、オーディオ
信号は４チャンネルとしている。図において、回転ドラ
ム（２１）上に設けた２　！１１のヘッド（２２ａ）　
，　　（２２ｂ）および（２３ａ）　，　　（２３ｂ）
が磁気テープ（２４）を走査してトラック上の信号を読
み取る。ここで（２５）はドラムの回転方向、（２６）
は磁気テープ（２４）の走行方向を示す。

２組のヘッドによって読み取られた信号は、それぞれ、
再生アンプ（２７）および（２８）と、映像信号処理回
路（２９）へ送り込まれる。映像信号は映像信号処理回
路（２９）で処理されて端子（３０）より出力される。

他方、ＰＣＭオーディオ領域の再生信号は、再生アンプ
（２７）および（２８）で増幅された後、波形等化回路
（３１）．　（３２）にて周波数等化がなされる。同期
検出回路（：ｌ３），　　（３４）においては、再生デ
ィジタル信号からＰＬＬ回路等によって再生クロックが
抽出されるとともに、ブロック毎に付加されている同期
信号が検出されてブロックの位置が認識される。その後
、復調回路（３５）．　（３Ｂ）にて変調時と逆の操作
が施されて元のディジタル信号列に戻され、データバス
（３７）を介してメモリ（３８）に書き込まれる。一旦
メモリ（３８）に蓄えられたデータは次にデータバス（
３７）を介して誤り検出・訂正回路（３９）に人力され
、誤り訂正および誤り検出符号を用いてオーディオデー
タに生じた誤りが検出され、また、誤りの位置とその値
が演算によって求められ、修正された値がデータバス（
３７）を介してメモリ（３８）の所定領域に再度書き込
まれることによって訂正が施される。

また、メモリ（３８）には、音声データや誤り訂正符号
を記憶する部分に併設された誤り検出結果および訂正結
果を示すフラグ情報を記憶する部分が設けられており、
この部分に゛、誤りは検出されたが、訂正できなかった
音声データに対応したフラグが書き込まれる。

訂正処理の完了した音声データは、次に時間軸伸長しな
がらメモリ（３８）から読出され、補正回路（４０＞，
　　（４１）に入力される。このとき、同時に音声デー
タに対応したフラグもメモリ（３８）から読出されて補
正回路（４０），　（４１）に供給される。

補正回路（４０），　　（４１）は、誤りは検出された
が、訂正できなかったデータをフラグによって識別し、
再生時に異音として聞こえるのを極力避けるための補正
処理を施す。一般的に、あるチャンネルにおいて、連続
したサンプルが誤まりであるときには、直前の正しい値
じ置換する前値ホールド、前後の値が正しいときにはそ
の平均値を計算して置換する平均値補正処理が施される
。

補正された音声データが、Ｄ／Ａ変換器（４２），（４
３）にてアナログ信号に変換され、チャンネル分離回路
（４４），　　（４５）にて、それぞれ２チャンネル分
離され、Ｌ　Ｐ　Ｆ　（４６），　　（４７），　　（
４ｆｌ），　　（４９１によって高域の雑音戊分が遮断
された後、各チャンネルのオーディオ出力端子（５０）
　，　　（５１）　，　　（５２）　，　　（５３）か
ら出力される。

上述のメモリ（３８）へのデータの読み書きは、書き込
みアドレス生成回路（５４）、訂正アドレス生成回路（
５５）および読み出しアドレス生成回路（５６）の３系
統のアドレスを、アドレス切換え回路（５７）にて選択
したアドレスにしたがって行なわれる。書き込みアドレ
ス生成回路（５４）は、同期信号検出回路（３３）およ
び（３４）にて再生信号から抽出した再生クロックを基
準にしてデータの書込みアドレスを生成し、また読み出
しアドレス生成回路（５６）は、第１図に示したサンプ
ルクロック生成回路（５９）で生成したクロツクを基準
にしてデータの読み出しアドレスを生成する。サンプル
クロック生成回路（５９）に対しては、サンプル数情報
抽出回路（５８）によってデータパス（３７）を介して
抽出されたサンプル数情報が供給される。さらに、タイ
ミング生成回路（６０）は、全体のタイミングを制御す
るための各種のクロツクを発生するものである。

このように、この実施例では、サンプルクロック生成回
路（５９）で生成したサンプルクロックによってメモリ
（３８）からデータを読み出すことによりサンプル数の
過不足のない再生を行なうことができる。

なお、上記実施例では、ＰＣＭオーディオ信号および映
像信号の記録再生については説明を省略したが、トラッ
ク上で領域分割して記録再生する方式、深層記録または
周波数多重記録方式等の記録再生方式にも同様に適用す
ることができる。

また、映像信号は、アナログ記録、ディジタル記録のい
ずれで記録したものでもよく、さらに上記実施例で用い
た各クロツクの周波数等は適当に選定することができ、
ＰＬＬ回路の分周回路の分周比は、この周波数に適合す
る分周比を用いればよい。

［発明の効果］ 以上のように、この発明によれば、ディジタル信号を再
生するのに用いるサンプルクロックを生戊するときに、
所定期間ごとに再生されたサンプル数情報と、ＰＬＬ回
路で生成されたサンプルクロックによって得られるサン
プル数との（ｍ差を求め、このサンプル数偏差が零とな
るように当該修正サンプル数情報でＰＬＬ回路の分周回
路の分周比を設定する構成としたので、音質劣化のない
良好な非同期再生が行なえるディジタル信号再生装置が
得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の要部であるサンプルクロ
ック生成回路のブロック回路図、第２図はこのサンプル
クロック生成回路を備えたディジタル信号再生装置の一
実施例を示すブロック回路図、第３図は従来のサンプル
クロック生成回路を示すブロック回路構成図である。 （１）・・・サンプル数修正回路、（６）・・・１／（
８００±α）分周回路、（７）・・・１７５１２分周回
路、（５９）・・・サンプルクロック生成回路、（．１
０６）・・・位相比較回路、（１０７）・・・ローパス
フィルタ（ＬＰＦ）（１０８）・・・電圧制御型発振器
ＶＣＯ、（１２０）・・・ＰＬＬ回路。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）所定の周期内データサンプル数を示す識別情報が
   上記データサンプルとともに記録されているディジタル
   信号を再生する装置であつて、位相比較回路、ローパス
   フィルタ、電圧制御型発振器および分周回路とから成り
   、上記ディジタル信号再生用のサンプルクロックを生成
   するＰＬＬ回路と、上記所定周期ごとに、その周期内の
   データサンプル数を示す識別情報と上記ＰＬＬ回路から
   出力されるサンプルクロックによつてデータサンプルを
   出力したときのサンプル数との偏差を求め、このサンプ
   ル数偏差に応じて上記識別情報のデータサンプル数を修
   正するサンプル数修正手段と、この修正されたサンプル
   数によつて上記ＰＬＬ回路から出力されるサンプルクロ
   ックの周波数が記録時と同一となるように当該ＰＬＬ回
   路の分周回路の分周比を設定する手段とを備えたことを
   特徴とするディジタル信号再生装置。