JPH0397701U - - Google Patents
Info
- Publication number
- JPH0397701U JPH0397701U JP357890U JP357890U JPH0397701U JP H0397701 U JPH0397701 U JP H0397701U JP 357890 U JP357890 U JP 357890U JP 357890 U JP357890 U JP 357890U JP H0397701 U JPH0397701 U JP H0397701U
- Authority
- JP
- Japan
- Prior art keywords
- error
- cpu
- restarted
- control device
- sequence control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002159 abnormal effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Safety Devices In Control Systems (AREA)
Description
第１図はこの考案の一実施例によるシーケンス
制御装置のブロツク図、第２図はメモリスイツチ
３の構成を示す図、第３図は再スタート時のフロ
ーチヤートを示す図、第４図は他の実施例を示す
ブロツク図、第５図は従来のシーケンス制御装置
のブロツク図、第６図、第７図は従来のシーケン
ス制御装置の再スタート時のフローチヤートを示
す図である。 ３……メモリスイツチ、４……ＲＯＭ、６……
ＲＡＭ、８……ＣＰＵ、３０……デイツプスイツ
チ。
制御装置のブロツク図、第２図はメモリスイツチ
３の構成を示す図、第３図は再スタート時のフロ
ーチヤートを示す図、第４図は他の実施例を示す
ブロツク図、第５図は従来のシーケンス制御装置
のブロツク図、第６図、第７図は従来のシーケン
ス制御装置の再スタート時のフローチヤートを示
す図である。 ３……メモリスイツチ、４……ＲＯＭ、６……
ＲＡＭ、８……ＣＰＵ、３０……デイツプスイツ
チ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 信号を入力するための入力端子、 入力端子からの入力信号に基づいて演算処理を
行い、出力信号を出力するＣＰＵ、 外部の制御対象機器に出力信号を与えるための
出力端子を備え、 異常状態を検知してエラー停止したＣＰＵに対
し、再スタートした時、エラーがまだ残つている
か否かを判断し、エラーが残つていなければ運転
を再開するように構成されたシーケンス制御装置
において、 再スタート時にエラーが残つている場合には、
エラー解除選択手段の出力により、当該エラーを
リセツトして運転を再開するモードとエラー表示
をして停止するモードのいずれかを選択して実行
することを特徴とするシーケンス制御装置。 (2) 請求項１のシーケンス制御装置において、 メモリスイツチによりエラー解除選択手段を構
成したことを特徴とするもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990003578U JP2523515Y2 (ja) | 1990-01-18 | 1990-01-18 | シーケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990003578U JP2523515Y2 (ja) | 1990-01-18 | 1990-01-18 | シーケンス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0397701U true JPH0397701U (ja) | 1991-10-08 |
| JP2523515Y2 JP2523515Y2 (ja) | 1997-01-29 |
Family
ID=31507391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990003578U Expired - Fee Related JP2523515Y2 (ja) | 1990-01-18 | 1990-01-18 | シーケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523515Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101063217B1 (ko) | 2008-12-05 | 2011-09-07 | 기아자동차주식회사 | 하이브리드 차량제어기의 셧오프후 재기동 오류 방지 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175303U (ja) * | 1988-05-30 | 1989-12-13 |
-
1990
- 1990-01-18 JP JP1990003578U patent/JP2523515Y2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175303U (ja) * | 1988-05-30 | 1989-12-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2523515Y2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6219040U (ja) | ||
| JPH0447701U (ja) | ||
| JPH01175301U (ja) | ||
| JPS62121527U (ja) | ||
| JPH01151302U (ja) | ||
| JPS63175245U (ja) | ||
| JPH02149419U (ja) | ||
| JPS63115776U (ja) | ||
| JPS5988704U (ja) | プログラマブルコントロ−ラ | |
| JPS63157639U (ja) | ||
| JPS6176350U (ja) | ||
| JPS63120301A (ja) | ワンル−プコントロ−ラ | |
| JPS62128337U (ja) | ||
| JPH0366483U (ja) | ||
| JPS602110U (ja) | スチ−ムオ−ブン | |
| JPH0396399U (ja) | ||
| JPH03104811U (ja) | ||
| JPH0227219U (ja) | ||
| JPH01151307U (ja) | ||
| JPS63192643U (ja) | ||
| JPH0415782U (ja) | ||
| JPS6322627U (ja) | ||
| JPS6329145U (ja) | ||
| JPS63107028U (ja) | ||
| JPS59134802U (ja) | シングルル−プコントロ−ラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |