JPH04100170A - Accelerator of process computer - Google Patents
Accelerator of process computerInfo
- Publication number
- JPH04100170A JPH04100170A JP21768990A JP21768990A JPH04100170A JP H04100170 A JPH04100170 A JP H04100170A JP 21768990 A JP21768990 A JP 21768990A JP 21768990 A JP21768990 A JP 21768990A JP H04100170 A JPH04100170 A JP H04100170A
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- information
- speed
- processing
- process computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、既設のプロセスコンビコークに付加して処理
能力を増強するアクセラレークに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an accelerator lake that is added to an existing process combination coke to increase its processing capacity.
プロセスを制御するだめの制御装置としては、−船釣に
は産業用のミニコンピユータ、いわゆるプロセスコンビ
二一夕が用いられる。そして、プログラムはプログラム
開発支援機能を用いて作成し、プログラム実行環境上で
処理装置を用いて実行する。As a control device for controlling the process, an industrial mini-computer, a so-called process combination computer, is used for boat fishing. Then, the program is created using the program development support function and executed using the processing device in the program execution environment.
またプロセスコンピュータの処理能力は、制御モデルの
処理ステップ量とそれを実行する制御周期に基づいて設
計するので、既設のプロセスコンビコークに新規に制御
モデルを追加するのは非常に困難であり、そのような場
合には制御モデルを簡略化するか、あるいは新規にプロ
セスコンピュータを設置する方法が採られている。In addition, the processing capacity of a process computer is designed based on the amount of processing steps of the control model and the control cycle for executing it, so it is extremely difficult to add a new control model to an existing process combination coke. In such cases, the methods of simplifying the control model or installing a new process computer are adopted.
ところが、前述のような特徴を持つプロセスコンビコー
クでは、以下に述べる三つの欠点がある。However, the process combi coke having the above-mentioned characteristics has the following three drawbacks.
第一に、プロセスコンビ二一夕によって、処理装置、a
s(オペレーティングシステム)等のブログラム実行環
境、プログラム開発支援機能が異なった構造を持ってい
るため、互換性がなく、つの制御モデルを複数のプロセ
スに適用する際に非常に効率が悪い。Firstly, a processing device, a
Since program execution environments such as operating systems (operating systems) and program development support functions have different structures, they are not compatible and are extremely inefficient when applying one control model to multiple processes.
第二に、大きな処理ステップ量を追加するにはプロセス
コンピュータの新設が必要で、非常にコスト高になる。Second, adding a large amount of processing steps requires the installation of a new process computer, which is extremely costly.
第三に、既設のプロセスコンピュータの処理プログラム
を改造して立ち上げるには既存プログラムの調査、改造
、テストに多大の労力を要し、まタテストのためにプロ
セスコンピュータを停止する必要があり、生産性の低下
を招くなど操業に悪影響を与える。Third, in order to modify and launch a processing program on an existing process computer, it requires a great deal of effort to investigate, modify, and test the existing program, and it is also necessary to stop the process computer for testing. This will have a negative impact on operations, such as a decline in performance.
そこで本発明が解決すべき課題は、既設のプロセスコン
ピュータに新規に処理能力を追加する際、プロセスコン
ビコータの種類の影響を受けず、処理プログラムの互換
性が高く、処理能力を容易に調整でき、また、既設のプ
ロセスコンピュータの改造が最小限で済むようにする二
きにある。Therefore, the problem to be solved by the present invention is that when adding new processing capacity to an existing process computer, it is not affected by the type of process combi coater, the processing program is highly compatible, and the processing capacity can be easily adjusted. In addition, it is possible to minimize modification of existing process computers.
〔課題を解決するだめの手段〕
本発明のプロセスコンビコータのアクセラレータは、前
記課題を解決するため、プロセスコンピュータに対して
情報の入出力を実行する伝送機能、前記プロセスコンピ
ュータから受け取った情報をプロセスに対応して設けた
高速並列処理装置に分配伝送する情報分配伝送機能、前
記高速並列処理装置で実行するプログラムの開発支援機
能及びキーボード、ディスプレイ装置等のオペレータ入
出力機能を持つ統括処理装置を有し、前記高速並列処理
装置は、前記情報分配伝送機能から受け取った情報を該
当する高速処理装置に分配伝送する情報分配伝送機能及
び受け取った情報を高速処理する複数の高速処理装置を
備えていることを特徴とする。[Means for Solving the Problems] In order to solve the above problems, the accelerator of the process combi coater of the present invention has a transmission function for inputting and outputting information to and from a process computer, and a transmission function for inputting and outputting information from the process computer to process the information received from the process computer. It has an integrated processing unit that has an information distribution and transmission function for distributing and transmitting information to a high-speed parallel processing device installed correspondingly, a development support function for a program to be executed on the high-speed parallel processing device, and an operator input/output function such as a keyboard and a display device. The high-speed parallel processing device is equipped with an information distribution and transmission function that distributes and transmits the information received from the information distribution and transmission function to the corresponding high-speed processing device, and a plurality of high-speed processing devices that process the received information at high speed. It is characterized by
前記の高速並列処理装置は、要求される実行時間に合わ
せて必要な個数だけ設置できる。The number of high-speed parallel processing devices described above can be installed as many as necessary depending on the required execution time.
本発明では、プロセスコンビコータからのプログラム実
行要求に対し、統括処理装置では情報の処理を実行する
高速並列処理装置への情報の分配伝送を行う。高速並列
処理装置では、プログラムの高速処理を行い、統括処理
装置を介してプロセスコンピュータに処理結果を伝送す
る。In the present invention, in response to a program execution request from a process combicoater, an integrated processing device distributes and transmits information to a high-speed parallel processing device that executes information processing. The high-speed parallel processing device performs high-speed processing of programs and transmits the processing results to the process computer via the central processing device.
このように、統括処理装置及び高速並列処理装置は、プ
ロセスコンビコータ側に対して情報の授受を行うだけで
あるため、既設のプロセスコンピュータの改造は、通信
用ソフトウェアを追加するという最小限の操作で済み、
操業に与える影響が小さい。In this way, since the central processing unit and high-speed parallel processing unit only send and receive information to and from the process combi coater, modification of the existing process computer requires the minimum operation of adding communication software. That's all,
The impact on operations is small.
また、プロセスコンビコータの種類の影響を受けず、処
理プログラムの互換性が高い。しかも処理能力は制御モ
デルの処理ステップ量に合わせて容易に調整できる。Furthermore, it is not affected by the type of process combi coater and has high compatibility of processing programs. Moreover, the processing capacity can be easily adjusted according to the amount of processing steps of the control model.
以下、本発明について実施例を参照しながら具体的に説
明する。Hereinafter, the present invention will be specifically described with reference to Examples.
第1図は、本発明に係るアクセラレータの機能ブロック
図である。同図のように既設のプロセスコンビコータ1
に対し、処理装置PL、P2.P3を設置し、Plには
伝送機能、プログラム開発支援機能、オペレータ入出力
機能、情報分配伝送機能を持たせ、P2には情報分配伝
送機能、高速処理機能を持たせ、P3には高速処理機能
を持たせる。FIG. 1 is a functional block diagram of an accelerator according to the present invention. As shown in the figure, the existing process combination coater 1
In contrast, the processing devices PL, P2. P3 is installed, Pl has a transmission function, program development support function, operator input/output function, and information distribution and transmission function, P2 has an information distribution and transmission function and high-speed processing function, and P3 has a high-speed processing function. to have.
処理装置PIについて説明する。伝送機能は既設のプロ
セスコンピュータ1に対して情報の入出力を実行する。The processing device PI will be explained. The transmission function inputs and outputs information to and from the existing process computer 1.
情報分配伝送機能は、伝送機能と情報の入出力を実行し
ながら処理装置P2の情報分配伝送機能と情報の人出力
を実行する。オペレータ入出力機能は、CRTディスプ
レイやキーボードを介してオペレータと情報の人出力を
実行する。処理装[Pl、P2.P3で実行するプログ
ラムは、プログラム開発支援機能を用いてコーディング
及びデバッグを行う。The information distribution and transmission function executes the information distribution and transmission function of the processing device P2 and the human output of information while executing the transmission function and the input/output of information. The operator input/output function performs human output of information with an operator via a CRT display or keyboard. Processing equipment [Pl, P2. The program executed on P3 is coded and debugged using the program development support function.
処理装MP2は処理装置P1の情報分配伝送機能と情報
の入出力を実行しながら処理装置P2P3の高速処理機
能と情報の入出力を実行する情報分配伝送機能及び高速
処理機能からなる構成を持つ。The processing device MP2 has a configuration consisting of an information distribution and transmission function and a high-speed processing function that execute the information distribution and transmission function of the processing device P1 and the high-speed processing function of the processing device P2P3 and input and output information.
処理装置P3は高速処理機能を持ち、処理装置P2の高
速処理機能とともに、既設のプロセスコンピュータに新
規追加する処理プログラムを実行する。この処理装置P
3の個数は、総ステツプ数及び要求される実行時間に応
じて決めることが可能であり、柔軟性の高いシステム構
成となっている。The processing device P3 has a high-speed processing function, and executes a processing program newly added to the existing process computer together with the high-speed processing function of the processing device P2. This processing device P
The number of steps 3 can be determined depending on the total number of steps and the required execution time, resulting in a highly flexible system configuration.
第2図は、本発明実施例のハードウェア構成を示すブロ
ック図である。FIG. 2 is a block diagram showing the hardware configuration of the embodiment of the present invention.
統括処理装置P1は、既存のパソコンをホストCPUと
して使用し、スレーブCPUとなる処理装置P3のトラ
ンスピユータ (商品名)Trρ#1〜8に予め登録さ
れたプロセスを、自由に呼び出して実行させることを可
能にするものである。本システトとプロセスコンピュー
タ1との間は、標準インターフェースを用いて接続する
。The central processing unit P1 uses an existing personal computer as a host CPU, and freely calls and executes the processes registered in advance in the transputer (product name) Trρ #1 to 8 of the processing unit P3, which serves as a slave CPU. This is what makes it possible. This system and the process computer 1 are connected using a standard interface.
トランスピユータとしては、処、理速度がIOMIPS
リンク速度が20Mbit/secのものを用いて高速
並列処理を行う。As a transputer, the processing speed is IOMIPS
High-speed parallel processing is performed using a link with a link speed of 20 Mbit/sec.
ホストPC2側のプロセスとトランスピユータ4側のプ
ロセスは、独立して実行し、ポストPC2は、起動した
トランスピユータ4側プロセスの実行結果のみを受け取
って必要な処理を行う。また、トランスピユータ4は、
互いをシリアルリンクで接続することにより、並列CP
U vi成が可能であるから、大規模な言1算処理も
プロセスコンピュータからホストPCを介して高速に実
行させることができる。The process on the host PC 2 side and the process on the transputer 4 side are executed independently, and the post PC 2 receives only the execution result of the started process on the transputer 4 side and performs necessary processing. Moreover, the transputer 4 is
By connecting each other with serial links, parallel CP
Since Uvi configuration is possible, even large scale arithmetic processing can be executed at high speed from the process computer via the host PC.
パソコン内の各タスクは、優先順位に従ってイベント・
ドリブン方式にてスケジューリングされる。Each task on your computer is organized into events and events according to priority.
Scheduled using a driven method.
第3図は、ホストPC2とトランスピユータ4の間の通
信手順を示すフローチャートである。同図を診照して通
信手順を説明する。FIG. 3 is a flowchart showing the communication procedure between the host PC 2 and the transputer 4. The communication procedure will be explained with reference to the figure.
■ ホス)PC2から、プロセス起動要求[EN()]
とプロセスI D[procid]を付した信号を送信
する。■ Process startup request [EN()] from PC2 (host)
and process ID [procid].
■ トランスピユータ側では、ポストPC2からの受信
データの合理性チエツクを行い、リフヘン・コードを返
す。■ The transputer side checks the rationality of the data received from the post PC 2 and returns a refresh code.
■ ホストPC2からのプロセス起動要求に異常がなけ
れば、該当するプロセスにリンケージ・データを渡して
、そのプロセスを起動する。■ If there is no abnormality in the process activation request from the host PC 2, linkage data is passed to the relevant process and the process is activated.
■ プロセスの処理終了によってホス)PC2に対して
方1j込をかけ(ホス)PCのデータバスのINT口を
アクティブにする)、ホストPc2に対して受信要求[
ENQ+proc+d]を行う。実際には、第2図のル
ート・トランスピユータ・ボードのリンク・アダプタの
データバッファにデータが受け入れられたとき、ホス)
PC2に割込がかがる。■ Upon completion of the process, a request is made to the host PC2 (activating the INT port of the data bus of the host PC), and a reception request is sent to the host PC2 [
ENQ+proc+d]. In reality, when data is accepted into the data buffer of the link adapter on the root transputer board in Figure 2,
An interrupt is sent to PC2.
■ ホストPC2から受信ΔCK(M認信号)の応答が
返って来たら、プロセスの処理終了結果のデータをホス
)PC2へ送信する。NAK (受信せず)の応答の場
合は、一定時間後にIJ )ライする。(2) When a response of reception ΔCK (M acknowledgment signal) is returned from the host PC2, data indicating the completion of the process is sent to the host PC2. If the response is NAK (not received), write IJ after a certain period of time.
■ ホストPC2よりリターン・コードが送信され、正
常(−〇)ならば処理を終了する。リターン・コード≠
0ならば、エラー・コードをホストPC2へ送信する。- A return code is sent from the host PC 2, and if it is normal (-0), the process ends. Return code≠
If it is 0, an error code is sent to the host PC2.
この場合、ボス)PC2はエラー・フラグをセットする
。In this case, boss PC2 sets an error flag.
なお、トランスピユータの各プロセスは、起動した順序
に終了するとは限らない。Note that each process of the transputer does not necessarily terminate in the order in which it was started.
第4図に本発明の実施例として、熱延加熱炉最適制御ン
ステムを示す。同図における各部の構成と機能について
以下に説明する。FIG. 4 shows an optimal control system for a hot rolling heating furnace as an embodiment of the present invention. The configuration and function of each part in the figure will be explained below.
1)生産計画・工程管理ビジホスコンビコーク10原祠
から製品まで、全工程の生産計画及び工程の管理を行う
。1) Production planning and process management Bijihos Combi Coke 10 We perform production planning and process management for all processes, from production to finished products.
2)加熱炉制御プロセスコンピュータ11・流量設定出
力;制御計算で求めた燃料流tの設定値を加熱炉プロセ
スに出力する。2) Heating furnace control process computer 11/Flow rate setting output: Outputs the set value of the fuel flow t obtained by control calculation to the heating furnace process.
・実iff km集・伝送:炉内雪囲気温度、スラブ温
度及び燃料流量の実績値、スラブのサイズと材質、目状
抽出温度、トラッキング情報、装入及び抽出のタイミン
グのデータを編集してホス) P CI2へ送信すると
共に、ホス)PCl3より制御計りで求めた燃料流量の
設定値を受信する。・Actual IF km collection ・Transmission: Edit and host data such as snow ambient temperature inside the furnace, actual values of slab temperature and fuel flow rate, slab size and material, mesh extraction temperature, tracking information, charging and extraction timing. ) PCI2 and receives the set value of the fuel flow rate determined by the control meter from the host PCI3.
3)ホストPC12
・情報伝送:加熱炉プロセスコンピュータ11からの実
績データをTIIPO13へ送信すると共に、TRPO
13からの燃料流量設定値を加熱炉制御プロセスコンピ
ュータ11へ伝送する。3) Host PC 12 ・Information transmission: Sends actual data from the heating furnace process computer 11 to the TIIPO 13, and also transmits it to the TRPO
13 is transmitted to the furnace control process computer 11.
・トラッキング:CRT出力用の炉内状況テーブルの更
新処理を行う。- Tracking: Updates the furnace status table for CRT output.
・オペレータ入出カニキーボードよりアクセラレータの
起動、停止等、全てのオペレーション命令を入力する。- Operator Inputs all operation commands such as starting and stopping the accelerator using the input/output crab keyboard.
また、炉内状況をCRT端末に表示する。In addition, the situation inside the furnace is displayed on a CRT terminal.
・プログラム開発ニドランスピユータ、ホス)PCを含
むアクセラレータで実行する全てのプログラムのコーデ
ィングとデノくラグを行う。・Program development (Nidran Spiuter, Hoss) Coding and debugging of all programs to be executed on accelerators including PCs.
4)TI’lPO()ランスピユータ13)・情報伝送
:ホス)PCl3の情報伝送と同様の機能。4) TI'lPO ( ) Lanceputer 13) Information transmission: Hos) Function similar to the information transmission of PCl3.
5)TRPI ()ランスピユータ14)・プロセス実
績処理:各種制御ノ帽うメータの適応修正を行う。5) TRPI () Run Speed 14) Process performance processing: Performs adaptive correction of various control meters.
・燃料設定計算:TRP2()ランスピユータ15)で
求まる最適昇温曲線から、燃料流量の設定値を計算する
。・Fuel setting calculation: Calculate the fuel flow rate setting value from the optimum temperature rise curve determined by TRP2 () Lance Spittor 15).
6)TRP2 ()ランスピユータ15)・昇温曲線最
適化処理:加熱炉ンミュレータを繰り返し実行すること
により炉内スラブの最適な昇温パターンを求める。6) TRP2 () Run Spiuter 15) Temperature rise curve optimization process: Find the optimum temperature rise pattern for the slab in the furnace by repeatedly running the heating furnace simulator.
本システムは、既設のプロセスコンピュータから炉内鋼
片の抽出ピッチ、炉況実績の情報を人力して、鋼片の昇
温曲線を最適化し燃料流星設定値ヲ既設のプロセスコン
ピュータに出力する制御システムを本発明によるアクセ
ラレータを用いて実機化したものである。3つの加熱炉
に対して、各々大量の制御計算を2分周期で実時間処理
する必要から、各加熱炉に対して1つずつ別々の処理装
置を割り当て、並列演算を行っている。This system is a control system that manually inputs information on the extraction pitch of the steel billet in the furnace and furnace condition results from the existing process computer, optimizes the temperature rise curve of the steel billet, and outputs the fuel meteor setting value to the existing process computer. was realized using the accelerator according to the present invention. Since it is necessary to process a large amount of control calculations in real time for each of the three heating furnaces at a two-minute cycle, a separate processing device is assigned to each heating furnace to perform parallel calculations.
本発明の適用効果として、本システムでは、既設のプロ
セスコンビコークの改造を伝送機能のみと最小限にとど
めており、全制御モデルを既設のプロセスコンビコーク
にインストールする場合に比べて格段に低コスト化して
いる。また、他機種のプロセスコンピュータにも伝送機
能を修正するだけで接続可能で、非常に柔軟性があり、
効率力(よい。As an effect of applying the present invention, this system minimizes the modification of the existing process combi-coke to only the transmission function, resulting in a much lower cost than installing all control models in the existing process combi-coke. It has become In addition, it can be connected to other models of process computers simply by modifying the transmission function, making it extremely flexible.
efficiency (good)
以上に説明したように、本発明のアクセラレータは、既
設のプロセスコンピュータに接続する処理装置であるた
め、機能的に既設のプロセスコンビ二一夕の制約を受け
ない。したがって、既設のプロセスコンビ、−夕の改造
を最小限にして新しい制御モデルの追加が可能になり、
また制御モデルの処理ステップ量に対しても並列処理装
置の個数を増減することで柔軟に対応できるため、告!
]御システムの低コスト化、高効率化に効果を上lfる
ことができる。As explained above, since the accelerator of the present invention is a processing device connected to an existing process computer, it is not functionally restricted by the existing process computer. Therefore, it is possible to add new control models with minimal modification of existing process combinations.
In addition, the number of processing steps in the control model can be flexibly responded to by increasing or decreasing the number of parallel processing devices.
] It can be effective in reducing the cost and increasing the efficiency of the control system.
第1図は本発明の機能及び処理装置のm成を示すブロッ
ク図、第2図は本発明の実施例を示すブロック図、第3
図は伝送制御の例を示すフローチャート、第4図は本発
明の適用例を示すブロック図である。
:プロセスコンピュータ
:ホストPC
:分配伝送処理装置
ニドランスピユータ
生産計画・工程管理ビジネスコンピュータ加熱炉制御プ
ロセスコンピュータ
ホストPC
トランスピユータ (TRPO)
トランスピユータ (TRPI)
トランスピユータ (TRP2)
11 :
12 :
13 :
14 :
15 :FIG. 1 is a block diagram showing the functions and configuration of a processing device according to the present invention, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG.
The figure is a flowchart showing an example of transmission control, and FIG. 4 is a block diagram showing an example of application of the present invention. :Process computer:Host PC :Distribution transmission processing equipment Nidoransuputa Production planning/process management Business computer Heating furnace control Process computer Host PC Transpuuter (TRPO) Transpiuter (TRPI) Transpiuter (TRP2) 11: 12: 13: 14: 15:
Claims (1)
する伝送機能、前記プロセスコンピュータから受け取っ
た情報をプロセスに対応して設けた高速並列処理装置に
分配伝送する情報分配伝送機能、前記高速並列処理装置
で実行するプログラムの開発支援機能及びキーボード、
ディスプレイ装置等のオペレータ入出力機能を持つ統括
処理装置を有し、前記高速並列処理装置は、前記情報分
配伝送機能から受け取った情報を該当する高速処理装置
に分配伝送する情報分配伝送機能及び受け取った情報を
高速処理する複数の高速処理装置を備えていることを特
徴とするプロセスコンピュータのアクセラレータ。1. A transmission function for inputting and outputting information to and from a process computer, an information distribution and transmission function for distributing and transmitting information received from the process computer to a high-speed parallel processing device provided corresponding to the process, and the high-speed parallel processing device Development support functions and keyboard for programs executed on
The high-speed parallel processing device has an information distribution and transmission function that distributes and transmits the information received from the information distribution and transmission function to the corresponding high-speed processing device, and has an integrated processing device that has an operator input/output function such as a display device. A process computer accelerator characterized by being equipped with a plurality of high-speed processing devices that process information at high speed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21768990A JPH04100170A (en) | 1990-08-17 | 1990-08-17 | Accelerator of process computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21768990A JPH04100170A (en) | 1990-08-17 | 1990-08-17 | Accelerator of process computer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04100170A true JPH04100170A (en) | 1992-04-02 |
Family
ID=16708180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21768990A Pending JPH04100170A (en) | 1990-08-17 | 1990-08-17 | Accelerator of process computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04100170A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928195B2 (en) | 2010-04-23 | 2015-01-06 | Ihi Corporation | Rotary machine |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129325A (en) * | 1987-11-16 | 1989-05-22 | Canon Inc | Information retrieving and processing system |
-
1990
- 1990-08-17 JP JP21768990A patent/JPH04100170A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129325A (en) * | 1987-11-16 | 1989-05-22 | Canon Inc | Information retrieving and processing system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928195B2 (en) | 2010-04-23 | 2015-01-06 | Ihi Corporation | Rotary machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231087A (en) | Microprocessor support system | |
| EP0712084B1 (en) | Emulation of direct memory access | |
| US20120245916A1 (en) | Conveying data from a hardware device to a circuit simulation | |
| JPH0195354A (en) | Application program interface and operation of information processing system | |
| EP0477124B1 (en) | Method and apparatus for distributed processing of display panel information | |
| US5857091A (en) | Machine and method for simulating a processor-based digital system | |
| WO2008005817A2 (en) | Apparatus and methods for ensuring visibility of display window | |
| US7409478B2 (en) | Peripheral hardware devices providing multiple interfaces and related systems and methods | |
| US8170696B2 (en) | Process control simulator and process control simulating method | |
| EP4475030A1 (en) | Method and system for co-simulation using functional mockup interface for model exchange | |
| JPH04100170A (en) | Accelerator of process computer | |
| US6275876B1 (en) | Specifying wrap register for storing memory address to store completion status of instruction to external device | |
| JP2011018107A (en) | Simulation system | |
| CN118052194A (en) | Chip simulation verification system and method and electronic equipment | |
| US9361114B1 (en) | Instruction based interrupt masking for managing interrupts in a computer environment | |
| CN113516884A (en) | Ground service maintenance simulation training system architecture based on components | |
| JP3731929B2 (en) | Method and apparatus for simulating digital circuits | |
| US20030033131A1 (en) | System level simulation method and device | |
| JPH02121039A (en) | Load prediction simulation system for computer system | |
| CN107133164A (en) | Realize the method and system of asynchronous virtual communication apparatus assembly | |
| JPH02306302A (en) | Computer simulation device by multi-task | |
| JPH0325572A (en) | Distributed graphics terminal | |
| KR20230143002A (en) | Apparatus and method for providing a development environment for functional modules of a robot | |
| JPH03256530A (en) | Digital real-time simulator | |
| CN116089956A (en) | Virtual test system and method based on TEE |