JPH04100179A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル画像処理装置におＬＪる高速画像処
理装置、及び画像解析装置に関する。

〔発明の（ａ要〕

本発明は、デジタル画像処理装置において、要求される
画像処理形態に応して複数の画像処理モジュールの構成
を変更し、かつ、多段のパイプライン処理を可能とする
ために、画像データの入出力タイミングを一定とする入
出力選択回路を付加することによって、画像処理の高速
化を図ったものである。

〔従来の技術］ 従来の画像処理！Ａ置は、その内部に一つの画像処理モ
ジスールを有し、順次処理を行うものである。画像処理
モジュールは独自にパイプライン処理を行い、処理速度
の向上を図っている。

［発明が解決しようとする課題］ 従来の画像処理装置内に一つの画像処理モジュールとい
う機器構成では、年々高度化する画像処理技術に対して
満足するような高速性は得られない。実際の画像処理及
び画像解析は、通常ただ一度の処理たりて終了すること
は殆どなく、何回かの反復、組合わせ処理を行う。華−
の処理モジュールでは、複数の画像処理に渡ってパイプ
ライン処理を行うことはできない。

また、単に画像処理モジュールを複数接続したとしても
問題が解決するわけではない。画像処理モジュールを複
数個、固定的に接続した場合、様々な画像処理に対する
適応性が低下し、ハードウェア資源を十分に活用できな
くなる可能性がある。

また、複数可変にした場合は、パイプライン処理実現の
ために、画像メモリに対するリード／ライト部のハード
ウェアの規模が増大する可能性がある。

〔課題を解決するための手段〕

本発明は、前述の課題を解決するために、内部に複数の
パイプライン型画像処理モジュールを有する画像処理装
置とし、この複数の画像処理モジュールを処理内容に応
して並列、直列またはそれらを組み合わせることを可能
とする。そして、いがなる画像処理モジュールの組合わ
セに対しても、有効ナハイプライン処理を実現できるよ
うに、データの入出力タイミングを一定にする入出力ｊ
ヌ択回路を付加する。よって、画像メモリに対するリー
ド／ライト部のハードウェアは従来通りの回路構成に抑
えることができる。

〔作用〕

画像メモリに対するり一１／ライトのハードウェア規模
を増設することなしに、必要とする画像処理の形態に合
わせて、複数個の画像処理モジュール間の接続を変更し
、多段のパイプライン処理を行い、処理の高速化を旧る
。

〔実施例〕

本発明を適用する画像処理装置の概略説明し１を第１図
に示す。入力された画像データは、画像メモリ１へ書き
込まれる。この画像メモリ１から必要な画像データを、
画像処理ブロック２内の入出力選択回路４により、各画
像処理モジュール３へ人力する。各画像処理上ジゴ、−
ル３は、その処理結果を画像メモリｌに出力する。入出
力選択回路４は、画像処理モジュール３の出力を、他の
画像処理モジュール３の入力として出力することができ
る。

第２図は、本発明において、複数の画像処理モジュール
の構成を変え、データ入出力タイミングの同期をとる入
出力選択回路の内部ブロック図である。画像処理モジュ
ール３が、３個の場合を例にあげて説明する。この場合
は、１４個のセレクタと２５個の遅延回路から構成され
ている。

画像処理モジュール３への画像データの人力ハスは、１
モジユールにつき３系統で、入出力選択回路４の人力Ａ
、Ｂ、Ｃバスに対応している。第２図では、画像処理モ
ジュール３のＡのＡバスはＡＡ、ＢバスはＡＢと区別す
る。

画像処理モジュール３へのデータの入力方式は２つある
。１つは、ラスタ走査された一次元的データを、１つの
モジュールの各Ａ、　Ｂ、　Ｃバスに入力する方式であ
る。この場合、各バス間で異なる画像を入力することが
可能である。この入力方法を画像間人力と呼ぶ、２つめ
は、各モジュールのＣハスに画像の原水平走査分のデー
タ、Ｙ３ハスにＣバスのデータの原水平ｔａ分ノ２２延
したデータ、Ａハスζこは更に原水・７″走森分近延し
たデータを入力する方式である。このようにするごとに
、Ｌっで一画面内の連、精した二水平走査分のデータを
入力する方式である。この人カッＪへをｍ］ンボリｊ、
−ノヨン入力と呼ぶ。こねら２つの入力方式は、要求さ
れる画像処理に応して選択されるものである。

どちらの入力方式を用いるかは、入出カフ灰量ｎ内のセ
レクタにより設定される。各入力方式にお（ブる入出力
選択回路内のセレクタの設定を表］ｔこ示す。個々の画
像処理モジュールについては１つの入力方ｉ（シか選択
できないが、買なる画像処理モジュール間ではＷなる入
力方式を選択できる。

次に画像処理モジュールの接続力法について説明する。

第２図において、画像処理モジュールＡＢには、次段の
画像処理モジュールへデータを入力するためのＳＤ、Ｓ
Ｆ’、バスがある。これらのバスからそれぞれ次段の画
像処理モジュールへ入力が行われた場合、各画像処理モ
ジュールＡ、　　ＢＣは直列接続となる。画像処理モジ
ュールＡとＢ。

ＢとＣのみの直列接続も可能である。また、それぞれの
画像処理モジュールを独立させて用いれば並列接続と等
価になる。これらの構成方法は、入力方式の場合と同様
に入出力選択回路４内のセレクタによって設定される。

このように、画像処理モジュールの入力方式、構成方法
の選択から、セレクタの設定方法は多数の組合わせが考
えられる。これらのいかなる組合わせにおいても、入出
力選択回路内の遅延回路は、画像処理モジュールのデー
タの入出力タイミングが一定となるように動作し、有効
なパイプライン処理を実現する。データの出力タイミン
グは、常に入力タイミングに対して三水平走査分＋４８
画素走査分の遅延となる。この遅延には、画像処理モジ
ュール自身による１６画素分の遅延を含んでいる。

各実施例を以下に示す。画像処理モジュールは３個とす
る。

第３図は、全ての画像処理モジ１−ルが並列接続してい
る場合を示している。このように接続することによって
、三種類の画像処理を同時に行うことができる。また、
同種の処理を３画面間時にｉ−ｒつことで・カラー画像
の実時間処理も可能となる。画像処理モジュールが、そ
の内部に画像の特徴量等を格納できるメモリ笠を有して
いる場合には、同様にして一度に多くの情報を得ること
も可能である。

第４図は、全ての画像処理モジュールを直列接続する場
合を示す。このように接続することによって多段（図で
は３段）のパイプライン処理が可能となる。

第５図は、前述の組合わせによる接続方法を示す。これ
は２両面の入力画像を並列接続によってパイプライン処
理を行い、そのパイプライン出力を３個目の画像処理モ
ジュールによって画像間演算する場合を示している。

この他に、画像処理千ジュールの入出力対象は、画像、
メモリに限らず、カメラから直接入力し、モニタへの直
接出力を行っても同様に動作する。

入出力選択回路内の１ラインデイレイの容量を可変する
ことで、種々の画像シイズに対応できる。

３１１合わせ可能な画像処理モジュールの数は、３個に
限定されるわけではなく、また各モジュールは同一の物
に限定されるわけではない。

［発明の効果］ 本発明によれば、従来のハードウェア規模をそのままに
、複数の画像処理モジュールの接続を適宜変更し、更に
パイプライン処理を実行することで、画像処理の処理速
度を飛躍的に向上できる。

その結果、処理速度の問題等で導入のする事のできなか
った分野への応用や、あるいは既に導入さている分野に
おいても処理速度向上による生産性の向上、コスト削減
等が計れる。

１・　・　・画像メモリ ２・・・画像処理プロ゛ツク ３・・・画像処理モジュール ４・・・入出力ぶ沢回路 ５、５．７．８．１３．１５．１６．１８．２０．２２
．２６２Ｂ、　３１．３２　３４．３６．３８・・　・
・・・・・−水子走査分遅延回路 ９、１０．月、　１９．２］、　２３．２４．２５．２
９．３５３７、３９．４０．４１・・・セレクタ１２、
　Ｉ４．１７．２７．３０．３２・・・画素分遅延回路
４６・・・三水平走査分→３２画素分遅延回路４８・・
・−水平走査分＋１６画素分遅延四ｙ８４５、４７．４
９−・・画素処理モジュー　ルＡ　、　　Ｂ　、　　Ｃ

【図面の簡単な説明】

第１図はこの発明を用いた画像処理袋πの概略図、第２
図は入出力選択回路の内部ブロック図、第３図から第５
図までは本発明の実施例を示すブロック図である。 以上 出願人　セイコー電子Ｔ業株式会社 代理人　弁理士　林　　敬　之　助 第３図 第４ ト４

Claims (1)

【特許請求の範囲】
1. 複数のデジタル画像データを記憶するメモリと、これら
   のメモリからラスタ方向に読みだされた画像データを処
   理し、処理結果の画像データを出力する画像処理ブロッ
   クと、前記画像処理ブロックから出力された画像データ
   を記憶するメモリとを持つ画像処理装置において、前記
   画像処理ブロック内に複数のパイプライン型画像処理モ
   ジュールを有し、少なくとも１つの画像処理モジュール
   に対する入力あるいは出力先を変更する入出力選択回路
   を持ち、画像処理ブロック内における画像処理モジュー
   ルの処理段数が変化しても、画像処理ブロックの画像デ
   ータの入出力タイミングを一定とする機能を有する画像
   処理装置。