JPH04100343A - Atmリンクシステム - Google Patents

Atmリンクシステム

Info

Publication number
JPH04100343A
JPH04100343A JP2217084A JP21708490A JPH04100343A JP H04100343 A JPH04100343 A JP H04100343A JP 2217084 A JP2217084 A JP 2217084A JP 21708490 A JP21708490 A JP 21708490A JP H04100343 A JPH04100343 A JP H04100343A
Authority
JP
Japan
Prior art keywords
path
cell
handling system
ring
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2217084A
Other languages
English (en)
Inventor
Yasuro Shohata
康郎 正畑
Emiko Suzuki
鈴木 映見子
Takashi Kamitake
孝至 神竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2217084A priority Critical patent/JPH04100343A/ja
Priority to CA002049428A priority patent/CA2049428C/en
Priority to US07/747,850 priority patent/US5274641A/en
Priority to DE69128670T priority patent/DE69128670T2/de
Priority to EP91307669A priority patent/EP0472408B1/en
Publication of JPH04100343A publication Critical patent/JPH04100343A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、ATM(Asynchronous Tra
nsfer Mode)技術を用いた広帯域通信網にお
いて、^TM交換機関、ユーザ/ ATM交換機関など
に、いわゆるVP(Virtual Path)を用い
た伝送路網を提供するためのATMリンクシステムに関
する。
(従来の技術) 近年、通信に必要な情報伝達能力を呼設定時に確保して
おく STM(Synchronous Transf
erMode)と呼ばれる伝送モード(既存の電話網で
使用中)に変わって、通信端末が必要なときに通信網の
情報伝達能力を使用するATM (^5ynchron
ousTransfer Mode)に対する関心と期
待が高まっている。
ATMではすべての情報をセルと呼ばれる固定長のブロ
ックに分解し各々に識別ヘッダを付加して統一的な情報
伝送を行い、各通信端末側では必要に応じて通信網にセ
ルを渡すこと、すなわち通信端末が必要な時に通信網の
情報伝達能力を使用することを特徴とする転送モードで
ある。
ATMでは、VC(Virtual C1rcuit)
とVP(VirtualPath)という2種類の理論
的なコネクションによって通信サービスが提供される。
VCは呼ごとに設定されるコネクションである。ある端
末Aがある端末Bと通信したとき、端末Aは端末Bへの
呼設定要求を通信網に対して行う。通信網(具体的には
ATM交換機)は、端末Aから端末Bに至るルートを探
すと同時に通信資源の有無を確認する。通信資源が存在
し、端末Bも通信可能な状態であれば、通信網は端末A
から端末Bに至るVCを、上記ルート上い設定する。そ
の後で端末Aは端末Bへの通信を許可されるが、端末B
宛てのセルは全て上記VCを通して端末Bに送出される
。通信終了後はVCは解放される。
一方、VP(Llrtual Path)は半固定的に
設定されるコネクションであって、ATM交換機、ユー
ザ相互間に、物理的な伝送路網の形状にとられれない理
論的な伝送路網を提供することを目的としている。上記
VCは、このように理論的に張られた伝送路網であるV
Pを通して設定されることになる。本発明では、VPに
よる理論的な伝送路網を提供するシステムをATMリン
クシステムと呼ぶ。ATMリンクシステムは、物理的な
伝送路とVPのハンドリングをおこなうパスハンドリン
グシステムからなる。
さて、ATMリンクシステムはすでに種々提案されてい
るが、その一つに物理的な伝送路の形態を第2図のよう
に互いに逆方向の2本のリングで構成する方式がある(
S、0hta、 K、5ato、 1.Tokjzav
a。
”A Dynamically Contro月abl
e ATM T ransportNetwork b
ased on the Virtual Path 
Coneept、−GLOBECOM’88の第5図(
b)参照)。この方式は物理的な伝送路は単なる2本の
リングで良く、敷設が他方式と比較し容易であるという
利点がある。
しかし、実用化するにはまだ不十分である。
(発明が解決しようとする課題) 従来の技術の第一の問題は、伝送路障害の対処分方法で
ある。リング状のATMリンクシステムに対して、従来
提案されている伝送路障害の対処分方法は第3図のよう
なループバックである。例えば、ポイントAの伝送路に
障害が起きたとき、ポイントAに隣接したパスハンドリ
ングシステムが図のようにループバックすることによっ
て、伝送路障害に対処するという案である。しかし、こ
のように物理的にループバクするだけでは問題は解決し
ない。第3図を用いて説明する。VPOのセルは図のよ
うにループバックされる。しかし、逆方向の伝送路上で
はVPOは定義されていないので、逆方向伝送路上のパ
スハンドリングシステムではこのVPOのセルをどこに
転送すべきか分からない。
結局、VP未定義と判定されてVPOのセルは、廃棄さ
れることになる。これは、第3図のように物理的にルー
プバックするだけでは不足であって、VPOを第4図の
ように張り替える必要があることを意味する。ところが
、VPを張り替えるためには、はとんどすべてのパスハ
ンドリングシステム内のVPに関する情報を書き替えな
ければならない。もともと、物理的なループバックは、
伝送路障害ポイントの両脇のパスハンドリングシステム
のみの構成を変更することによって、伝送路障害に迅速
に対応しようというものであるから、VP張り替えはこ
の考え方と矛盾する。また、伝送路障害の迅速な対応は
あきらめて、VPを張り替える方式を採用したとしても
、伝送帯域の問題が生じる。すなわち、第4図のように
ループバックすると、逆方向伝送路上には本来収容して
いたトラヒックに加え、ループバックされたトラヒック
が乗ることになる。これは、逆方向伝送路上でのトラヒ
ック輻轢を引き起こし、遅延品質、セル廃棄品質などの
通信品質が急激に劣化する可能性がある。ATM ’、
’ンクシステムのような伝送路網で通信品質が、所要特
性より劣化することは許容できないことである。さらに
加えて伝送路障害の検出方法、伝送路障害復旧の検出方
法が計画化されていないという問題点があった。
現在までの技術の第2の問題点は、1対処分岐接続サー
ビスが提供されていなかったと言う事である。リンクシ
ステムは従来放送サービスなどに使用される可能性があ
る。そのためには、第5図のように1か所のパスハンド
リングシステムから入力されたセルが各パスハンドリン
グシステムで分岐接続されていき、ATMリンクシステ
ム全体として1対処分岐接続サービスを提供できれば便
利である。このようなサービスの必要性は叫ばれながら
も、実用的な実現方法は現在まで提供されていなかった
現在までの技術の第3の問題点は、VPコネクションが
正常に設定されたことを確認する手段が提供されていな
かったことである。VPコネクションの設定は^TMリ
ンクシステム内のオペレーションセンタの指示に基づき
、関連するパスハンドリングシステムが分散的に行う。
VPコネクションは、前述したように、論理的な伝送路
であるから、非常に高い信頼性が要求される。万一にも
間違ったVPコネクションを設定して、セルが間違った
パスハンドリングシステムに伝送されたり、セルが失わ
れることがあってはならない。そこで、VPコネクショ
ンを設定した後、正しいVPコネクションが設定された
か否か確認する手段を提供することが重要である。とこ
ろが、従来このような手段(ここではVPコネクション
接続試験と呼ぶ)は、提供されていなかった。
本発明は以上の点に鑑み、伝送路障害時に、伝送路障害
ポイントに隣接するパスハンドリングシステムのみの構
成を変更することにより伝送路障害に迅速に対応する方
式を提供し、伝送路障害時でもトラヒック輻幀を引き起
こさない方式を提供し、さらに1対処分岐接続の実現方
法を提供し、さらにVPコネクション接続試験方法を提
供することを目的とする。
[発明の構成] (課題を解決するための手段) 以上述べてきた目的を達成するために本発明テハ、複数
ノハスハンドリングシステムと、上記パスハンドリング
システムを結合する時計回り、および反時計回りのリン
グ状伝送路から構成され、上記パスハンドリングシステ
ムは、 時計回りのリング状伝送路に介在するように接続された
分岐挿入部と、 反時計回りのリング状伝送路に介在するように接続され
た分岐挿入部と、 上記両分岐挿入部に接続されたATMスイッチ部と、上
記ATMスイッチ部に接続された局内JNF部と、上記
両分岐挿入部を結合するループバック線から構成された
ATMリンクシステムにおいて、上記課題を解決するた
めに次の手段を備えたことを特徴とする。
(1)パスハンドリングシステム間に、現用系のVPを
設定するときには必ず予備系のVPも設定し、上記現用
系のVPは、本来VPを設定したい出発点であるパスハ
ンドリングシステムから始まって、本来VPを設定した
い終着点であるパスハンドリングシステムを経由し、出
発点であるパスハンドリングシステムで終わる一周する
VPとなるよう設定し、上記予備系のVPは、上記現用
系のVPが収容されているリング状伝送路と逆方向にむ
かうリング状伝送路上に、周回するように設定し、 さらに上記現用系のVPと上記予備系のVPのVPIは
、同一場所では同一となるよう設定する。
(2)上記、本来の終着点であるパスハンドリングシス
テムにおいて、上記現用系VPを通して運ばれてきたユ
ーザセルは分岐し、OAMセルのみを中継する操作をす
ることによって、 上記VPを設定したい出発点のパスハンドリングシステ
ムから、そのVPを通して流したOAMセルか、一周し
て、上記VPを設定したい出発点のパスハンドリングシ
ステムまで戻ることを可能とし、正常にOAMセルが一
周することをもってVPコネクション接続の確認をする
(3)上記リング状伝送路の一か所に障害が起きたとき
は、その障害箇所に隣接した両側のパスハンドリングシ
ステムが、上記ループバック線を用いて、障害箇所に向
かうセル流を総て逆方向のリング状伝送路にループバッ
クする制御を行い、逆方向のリング上伝送路上では、上
記予備系のVPを用いて、障害箇所を挟む反対側のパス
ハンドリングシステムまで上記セル流を運び、 上記、障害箇所を挟む反対側のパスハンドリングシステ
ムに置いて再度ループバックすることにより、予備系の
VPで運ばれたセル流を再度現用系のVPに乗せ変える
ことにより、もって伝送路障害に対処する。
(4)予備系のVPの帯域予約方法は、上記現用系VP
が収容されている、リング状伝送路に収容されているす
べての現用系VPの帯域の総和を各パスハンドリングシ
ステム間ごとに求め、その最大値を、上記予備系VPが
収容されている逆方向のリング状伝送路での、共有の予
備系用帯域として予約し、もって予備系用帯域の予約を
最小限にとどめる。
(5)上記分岐挿入部に、分岐、挿入、中継の3基本機
能のほかに、入り側伝送路から入力されたセルを出側伝
送路に中継しつつ、上記ATMスイッチに分岐する機能
を備えることにより、ATMリンクシステム全体として
1対処分岐接続を可能とする。
(作 用) 本発明によれば、伝送路障害時用のVPをあらかじめ設
定しであるので、伝送路障害時は障害ポイントに隣接す
るパスハンドリングシステムで物理的にループバックす
るだけで迅速に伝送路障害に対応できる。また、伝送路
障害時用のVPに対してもあらかじめ必要最小限の帯域
は確保しておくので、伝送路障害時でも通信品質は劣化
しない。
また、VPを一周するように設定することによってVP
コネクション接続試験を容易に行うことかできる。さら
にまた、パスハンドリングシステム内の分岐挿入部に中
継しながら同時にコピーして分岐する機能を設けること
により、^TMリンクシステム全体として1対処分岐接
続が可能である。
(実施例) 第6図は、ATMリンクシステムの全体構成を示す図で
ある。311〜31nは、時計まわりのリング状伝送路
に対する分岐・挿入回路、321〜32nは反時計回り
リング状伝送路に対する分岐・挿入回路である。2つの
分岐挿入回路を結ぶ線路351〜35nは、リング状伝
送路障害時のループバック用である。分岐・挿入回路で
は、入り側伝送路からセルか到着した場合、そのセルの
VPIをインデックスとして、分岐・挿入回路内のヘッ
ダ変換テーブルを検索することによって、そのセルのル
ーティングを指示する(ずなイつちそのセルを次のパス
ハンドリングシステムに中継するか、該分岐・挿入回路
で分岐するか、次のパスハンドリングシステムに分岐す
ると同時にそのコピーを該分岐・挿入回路に分岐するか
、該分岐・挿入回路で分岐するのならば複数ある局内I
NFのどれから出力するかなど)ためのルーティングタ
グをセルに付加し、同時にVPI変換する。以後、該パ
スハンドリングシステム内では、該スーティングタグを
頼りニ、該セルを転送する。該セルが次のパスハンドリ
ングシステムに転送すべきセルである場合、該セルは優
先的に(遅延なしに)出側伝送路に出力される。該セル
が該分岐・挿入回路で分岐される場合は、まずATMス
イッチ331〜33nに分岐され、さらに^TMスイッ
チ 331〜33nで目的とする局内INF  341
〜34nに転送される。該局内INFでは、ルーティン
グタグを除去したのり、セルを出力する。一方、局内I
NFから、リング状伝送路にセルを乗せる場合は次の手
段をとる。まず、局内INFでは、セルのVPIをイン
デックスとして、局内INF内のヘッダ変換テーブルを
検索することによってルーティングタグをセルに付加し
、同時にVPJ変換する。以後、該パスハンドリングシ
ステム内では、該ルーティングタグを頼りに、該セルを
転送する。すなわち、該ルーティングタグによって時計
回りのリング上伝送路か、反時計回りの伝送路のいずれ
かが選ばれる。その後分岐・挿入回路において伝送路へ
セルの挿入がおこなわれるが、これは入り側伝送路から
出側伝送路に中継されるべきセルがないタイムスロット
をとらえて行われる。また、分岐・挿入回路では、セル
を出側伝送路に出力する前にルーティングタグを除去す
る。
局内INFの速度、局内INFの数、伝送路の速度は適
用例によって異なるが、一実施例としては、局内INF
速度−155,52Mb/s、局内INF−32、伝送
路速度−2,4Gb/sであってもよい。また、リング
状伝送路はそれぞれの方向に一本ずつである必要はない
。例えば、155.52Mb/sの伝送路がそれぞれの
方向に16本ずつある構成も可能である。この場合、分
岐・挿入回路もそれぞれの方向ごとに16個ずつあるこ
とになる。さらに、この場合、16本の155.521
7sの伝送路は、物理的には2.4Gb/sの伝送路に
多重化して伝送することも可能である。
次に本発明で特徴的であるVPの設定方法を、まずポイ
ントッーポイント接続の場合について、第7zuにした
がって説明する。出発点となるパスハンドリングシステ
ム211の局内INFから目的地のパスハンドリングシ
ステム214の局内INFに向けて最短ルートの方向に
現用系のVP(VPO)を設定する。それと同時に、目
的地のパスハンドリングシステム214においてVPO
を分岐して、発パスハンドリングシステム211に至る
まで一周するように拡張して設定する。この分岐条件は
次のように設定する。すなわち、ユーザのセルは看パス
ハンドリングシステム 214で落とすが^TMレイヤ
OAMセルは発パスハンドリングシステム 211まで
戻って来るように着パスハンドリングシステム214の
分岐条件を設定する。こうすると、VPO設定後^TM
レイヤ0^Mセルを流し、これが発パスハンドリングシ
ステム211まで戻ってくることを確認することによっ
て、VPコネクションが正常に設定されたか否か容易に
確認することができる。拡張して設定した部分は試験用
のOAMセルしか流れないから、帯域は非常にわずかし
か確保しないことにする。発パスハンドリングシステム
211から看パスハンドリングシステム 214までの
本来必要な部分の帯域は、もちろんそのVPに本来必要
な量を設定する。したがって、同じVPでも、本来必要
な部分と拡張部分とでは確保する帯域が異なることにな
る。また、VPOに加えて、ループ状の逆方向の予備系
のVP(VPI)を設定する。後で述べるように、予備
系のVPは現用系のVPで使用する伝送路が故障したと
きループバックするために用いる。現用系のVPと予備
系のVPのVP1は、図のように各ポイント 221〜
225で同一となるよう設定する。
次に1対処分岐接続の場合のVP設定法を第8図にした
がって説明する。リング状伝送路に一周する現用系のV
Pを設定し、各パスハンドリングシステム211〜21
5では必要に応じて、その現用系のVPを分岐する。分
岐点では、その現用系のVPのセルのコピーが一つ作成
され、次のパスハンドリングシステムに中継あれると同
時に、局内INFにも落とされる。また、現用系のVP
に加えて、ループ状の逆方向の予備系のVPを設定する
。後で述べるように、予備系のVPは現用系のVPで使
用する伝送路が故障したときループバックするために用
いる。
現用系のVPと予備系のVPのVPIは、図のように各
ポイント 221〜225で同一となるよう設定する。
以上の様に現用系のVPを設定することにより、ポイン
トッーポイントの場合と同様、容易にVPコネクション
接続試験を行うことができる。これを第9図にし7たか
って説明する。発パスハンドリングシステム211はA
TMレイヤOAMセルを局内INFから挿入する。この
OAMセルは、そのVPに設定された通り、コピーされ
て各パスハンドリングシステム212〜215の局内I
NFに分岐されていく。二の際、コピーされたOAMセ
ルの情報フィールドにはコピーIDが書き込まれる。局
内INFでは^TMレイヤのOAMセルならば、ループ
バックし、再度伝送路にのせる。発パスハンドリングシ
ステム211は“コピー数+1#のOAMセルが帰って
くることにより、VPコネクションの確認ができる。万
−全てのOAMセルか帰ってこない場合はコピーIDを
確認することによってどのパスハンドリングシステムが
異常か推定することができる。なお、コピーIDをOA
Mセルの情報フィールドに書き込むのは、分岐・挿入回
路内のD−RTAという回路である。詳細については後
で述べる。
次に伝送路障害の対処方法を示す。ます、伝送路障害の
検出方法を第10図にしたがって説明する。
分岐挿入回路では入り側伝送路の受信信号断を監視して
いる。また、各パスハンドリングシステム211〜21
5は隣接パスハンドリングシステムに定期的に物理レイ
ヤOAMセルを送出し、それがループバックされてくる
ことを確認している。このいずれかに異常が生じた場合
、伝送路障害が起きたと判定する。
上述の方法によって伝送路障害を検出すると、障害を検
出したパスハンドリングシステムは障害発生ポイントに
向かうセル流を総て強制的にループバックする。この動
作により、伝送路障害発生ポイントの両側のパスハンド
リングシステムが伝送路障害を検出でき、第11図のよ
うにループバックするようになる。現用系のVP<VP
O)に属するセルもポイントAでループバックされるが
、前述したように現用系のVPと予備系のVP(VPI
)のVPIは各ポイントで同一となるように設定してお
いたので、折り返した伝送路上では、現用系のVPのセ
ルは自動的に予備系のVPのセルとして解釈され、ポイ
ントBのパスハンドリングシステム212まで運ばれる
ことになる。ポイントBにおいてループバックされるこ
とにより、予備系のVPのセルは現用系のVPのセルに
戻って、着パスハンドリングシステム212まで運ばれ
る。従来の方式では、伝送路障害時は、VPの張り替え
を行う必要があったが、本発明で提供する方式によれば
、VPの張り替えを行う必要は一切ない。伝送路障害ポ
イントに最も近い両側のパスハンドリングシステムを単
に折り返すだけでよい。これにより、伝送路障害に迅速
に対処できる。ただし、障害が起きてループバックする
必要が起きたときは、ポイントAのパスハンドリングシ
ステム212は予備系の経路に対して、これから予備系
にセルを流し始めることを宣言するOAMセルを流し、
予備系のVPコネクションを活性化するものとする。普
段は、予備系のVPリンクは、もしセルが入ってきたな
らば直ちにセルが廃棄されるように非活性化しておく。
これは予備系のVPコネクションがリング上で1周囲し
ているため、もしくヘッダ誤り等で)そのVPコネクシ
ョンにセルが混入したならセルが永久にリングを回転し
、同じリング上に設定されている現用系VPのトラフィ
クを圧迫する可能性があるからである。
「従来の技術」の項でも述べたように、ループバックす
ると伝送路が輻轢状態になり、伝送品質が所要特性より
劣化する可能性がある。リンクシステムは、伝送品質が
非常に重要であるから、障害時といえども伝送品質か所
要特性より劣化することは許されない。伝送品質劣化を
防止するためには、予備系のVPにも現用系のVPと同
じ帯域を割り当てておく方法が考えられる。しかしなが
ら、全ての予備系VPに帯域を割り当てると、正常時の
実効的な伝送路使用率が極端に低下する可能性がある。
そこで、予備系VPの効率的な帯域割り当て方法を第1
2図にしたがって説明する。図の(1)においてVPO
I −VPO5が現用系VPであるとする。(VPコネ
クション接続試験のために延長して設ける部分は省略し
である。)前述のように、それぞれのVPに対して予備
系のVP、 VPII〜VP15を設定する。
予備系VPの帯域はVPII〜VP15個々に確保する
のではなく、VP11〜VP]、5全11〜VP]、を
確保する。
まず、パスハンドリングシステム間の各伝送路ごとに、
その伝送路に収容されている現用系VPの帯域の総和を
求める。例えば、ポイントAの伝送路ではこの総和はV
POIの帯域+VPO2の帯域+VPO5の帯域となる
。予備系のVPの帯域としては、伝送路ごとに求めた現
用系帯域の総和Bl、 B2、  ・Bnの最大値BM
AXを割り当てる。図の(2)はポイントへの伝送路障
害時を示している。この場合VPOI、VPO2、VP
O5を折り返す必要があり、予備系VPのうちVPI 
1、VPI2、VPI 5が実際に使われる。したがっ
てループバック用帯域として一切に必要なのはこの場合
Bl−VPOIの帯域+VPO2の帯域+VPO5の帯
域ということになる。しかし、予備系帯域としてBMA
Xを確保しであるから充分である。ポイントA以外の障
害でも、同様にしてBMAXを予備系帯域として確保し
ておけば充分であることが分かる。
次にアスハンドリングシステムの詳細な構成を第1図に
したがって説明する。局内INF100の上り側には、
OAMセルの乗せ降ろしをするOMD I(Opera
tion and Management cell 
Drop and In5erNon)11と、VP1
変換およびルーティングタグの付加を行うRTA (R
outing Tag Adder)21がある。
局内INF100の下り側には、ルーティングタグを除
去するRTD(Routing Tag Delete
r)31と、0^Mセルの乗せ降ろしをするOM旧12
がある。局内INF100のOMDI)1.12間はル
ープバック線300で結ばれている。分岐・挿入回路2
00.201には両はじにOMD I 13.15があ
って、その内側にD−RTA (Rout i ngT
ag Adder with cell Drop)2
2とI−RTD(RoutingTag Delete
r with cell In5ertion)32が
ある0トRTA22は伝送路のセルに対しVPI変換と
ルーティングタグ付加を行い、さらにそのルーティング
タグの指示により、セルをI−RTD32に出力するか
、ATMSW(ATM 5w1tch)50に出力する
か、1−RTD32とATMSW50の両方に出力する
かのいずれかの操作をする。ここで、D−RTA22か
ら出力される最大2個のセルの持つVPIはD−RTA
22により変換をうけていると仮定する。ATMSW5
0への経路に出力されたセルは、そのセルにつけられた
ルーティングタグに従ったスイッチングをATMSlf
50により受け、所望の局内INF100へと導かれる
。一方、I−RTD32では、ATMSW50からI−
RTD32に上がってきたセルをD−RTA22からの
セル流に挿入する。このとき、前述したように、D−R
TA22のセル流は優先的に遅延無く伝送され、ATM
Sll150からのセル流は、D−RTA22からのセ
ル流の空きタイムスロットをとらえて挿入される。この
挿入操作の後、ルーティングタグが除去されて、OMD
 I 15を経由してセルが伝送路に送出される。両方
向の分岐・挿入回路のOMD I 13.15間はルー
プバック線400で結合されている。図右下は、OMD
 Iのブロック構成を示している。Dはセル分岐回路で
あって、セルがある予め定められた条件(例えば物理レ
イヤOAMセル)に合致したときそのセルを分岐する。
■はセル挿入回路であって、空きタイムスロットをとら
えてセルを伝送路に挿入する。
次に、各パスハンドリングシステムでもVPリンク設定
法の詳細を説明する。第13図は現用系のVPの出発点
となるパスハンドリングシステムのVPリンク設定法を
示したものである。現用系のVPはATMSW50から
入って、リングを一周した後D−RTA22で終了する
。このD−RTA22では、リングを一周してきたセル
の内、ユーザーセルは廃棄され、OAMセルはヘッダ変
換を受けて出力される。
なお、このユーザセルを廃棄せずにATMSW50で別
のところに導くことも考えられるが、VPコネクション
の長さが長くなるので、−船釣には望ましくないと考え
られる。D−RTA22で廃棄されないOAMセルは、
ATMS150の所望の出力ボートへと導かれ、そのV
Pの入り側路端点のあるINFまで導かれ、そこでドロ
ップされる。さらに、予備系のVPが現用系のVPを設
定したリングと反対のリング上に設定されている。ここ
で、OMD113〜16での障害時の切り変えを容易に
するために、前述したように、現用系のVP(7) R
TA21通日後と予備系(7) VIV) D−RTA
23通過前、現用系のVPのD−RTA22通過前と予
備系のVPのD−RTA23通日後のVPIは同じであ
るとする。
また、OAMセルのルーティングのため現用系のVPの
DRTA22通日後のVPI とRTA21通過前のV
PI も同じであるとする。
第14図に中継点および目的地のパスハンドリングシス
テムでのVPリンクの設定法を示す。現用系のVP1予
備系のVPが両方のリング100.101上に設定され
ている。ここで、OMD113〜16での障害時の切り
替えを容易にするために、現用系のVPのバスのD−R
TA22通過前と予備系のVPのバスのD−RTA23
通過後、および、現用系のVPのバスのD−RTA22
通過後と予備系のvpのバスのD−PTA23前、のそ
れぞれのVPIは同一に設定しである。さらに、現用系
のVPが通過するD−RTA22では、もし必要ならセ
ルのコピーが行われるようにヘッダ変換テーブルHTT
(Header Transformation Ta
ble)が設定される。また、本来の最終地点のパスハ
ンドリングシステムでは、ユーザのセルは所望の局内I
NFにドロップするが、ATMレイヤのOAMセルは次
段のパスハンドリングシステムにも転送するようにヘッ
ダ変換テーブルHTTが設定される。
障害回避時のパスハンドリングシステムの動作を第15
図に示す。障害発生ポイントに向けてセルを出力してい
るOMD 116で強制的に全てのセルをルブバックす
る。また、障害発生ポイントからセルを受は取っていた
OMD113では全てのセルを無条件にドロップする。
系切り替え時に伝送路上に乗っていたユーザーセルは廃
棄される。
障害か復帰した時に自動的に復帰するために障害発生ポ
イントに向けて再び復帰確認のための物理レイヤOAM
セルを流し、ループバックされて帰ってくるようになっ
たならOMD I 18での強制的なループバックを停
止することにしてもよい。作業員が障害発生ポイントを
修復したなら、復帰確認物理レイヤOAMセルが安定し
て帰ってくるようになる。その後障害が発生していたポ
イントを挟むふたつのパスハンドリングシステムがOM
D113.16を使用してなんらかのプロトコルで話合
いを行い、まず障害が発生していたポイントからセルを
受は取っていたOMD 113での無条件セルドロップ
を停止し、お互いがその動作を行ったことを確認した後
、障害が発生していたポイントにセルを出力していたO
MD 116での無条件セルドロップを停止する。する
とシステムは正常時と同じ動作に戻る。このとき予備系
のVPに乗っていたセルは廃棄することとする。このた
めに障害が発生していたポイントからセルを受は取って
いるOMD I 13から、予備系のVPコネクション
の非活性化を宣言する0^Mセルを流す。各D−RTA
はこのOAMセルを認識し、予備系のVPのVPIを担
って入力されるセルの廃棄を開始する。VPコネクショ
ン非活性化を宣言するOAMセルは、よびに栄のVPの
セルを廃棄しているD−RTA22により廃棄されるも
のとする。これにより、二〇〇AMセルがリングをちょ
うど1周囲してリング上から取り除かれることを実現で
きる。
VPコネクションが但しく設定されたことは前述のよう
にVPコネクション接続試験で確認するか、用途によっ
てはVPコネクション接続試験のまえに、個々のパスハ
ンドリングシステムのレベルでVPI変換が正しく成さ
れることを確認する必要があろう。このような個々のパ
スハンドリングシステムレベルでの試験方法(VPリン
ク連結試験と呼ぶ)を、第16図を用いてコピーコネク
ションの場合について説明する。試験したいコピーコネ
クションを識別するVPIを持ったATMレイヤOAM
セルを、コピーの行われるD−RTA22の前に挿入し
、1−RTD32の後と、RTD31の後のOMD 1
12からドロップされることを認識する。
第13図におけるOMD I 11〜15、RTA21
5RTD31、ATMSW5[1は従来知られている技
術で構成でき、かつ本発明に特長的な部分ではないので
これ以上詳細化しない。一方、D−1?TA22とI−
RTD32は本発明に特長的な構成をとるので、さらに
詳細に説明する。まず第17図にしたがって、D−1?
TAの説明を行″)O 図において、SP−]?AM411はひとつの書き込み
ボートとふたつの読み出しボートを持つRAMで、それ
ぞれのボルトは非同期に動作可能なものである。
OMD Iから、たとえば8ビツトパラレルの形で入力
されたセルは8−323P412により32ビツトパラ
レルに変換され、32ビツト長のレジスタをふたつ通過
して、−旦3P−RAM411に書き込まれる。ここで
、空セルが入力されたことは、ふたつの32ビツト長の
レジスタ413にセルのヘッダ部がある時に、そのヘッ
ダパターンを参照して認識する。空セルは3P−RAM
411には書き込まれない。
その後、3P−RAM411から蓄積されたセルのVP
(旧VPI )が読み出され、ヘッダ変換テーブルHT
Tが読み出されたVPIをキーとして参照され、内部セ
ル形式(SWナセル呼ぶ)への変換のために必要な付加
情報(ルーティングタグなど) および新しくそのセル
に付けられるVPI  (新vp+ >が読み出されて
書換え情報レジスタ414に蓄積される。その後、CC
ITTで決められたセル形式からSWナセルのフォーマ
ット変換が行われる。具体的には、SIFセルのフォー
マットを作成する付加情報、新VPIを書換え情報レジ
スタ 414から、その他の部分(但しSWナセル最終
オクテツトを除く)は3P−RAM414から、それぞ
れ読みだされた情報をセレクタにより選択することによ
りSWナセル作成される。
3P−RAM411から読み出されたS簀セルは、)H
TT内にVP単位に書かれている、そのVPに属するセ
ルを分岐するか、通過させるか、をそれぞれ示すフラグ
によって制御される2×2クロスバスイツチ415によ
り、分岐出力ポートまたは/かっ通過出力ポートに向け
て転送される。分岐出力ポートはATMSWの入力部に
、通過出力ポートはI−PTDに、それぞれ接続される
。この時、出力するべきセルのない出力ポートからは空
セル発生によって発生される空セルを出力することにす
る。
2×2クロスバスイツチ415から出力されたSWナセ
ル、ふたつの出力ポート独立に32−8P8416によ
り8ビツトパラレルに変換され、その後SWセルの最終
オクテツトにパリティビットが付けられて出力される。
ここで、CCITT形式のセルからSWナセルのフォー
マット変換が行われるため、入力ポートのブタCKより
も出力ポートのデータCKの周波数は高くなる。そこで
クロックの乗せ替えを行う必要がある。ここでのクロッ
ク乗せ替えに3P−RAM411の非同期動作を使用す
る。書き込みボートまではデータCKI  (入力ポー
トのクロック)、それ以降はデータCK2で動作するも
のとする。
3P−RAM411のアドレス空間はひとつのセルが書
き込める大きさのブロックに分離されている。有力され
るセルは、Wアドレス作成4Jgが保持している、セル
を書き込んでいないブロックの内のひとつに書き込まれ
る。Wアドレス作成41gは、選択したブロックの番号
からセルを書き込むアドレスを作成し、gP−1?AM
411に与える。さらに、セルを書き込んだブロックの
番号はハンドシェークによりRアドレス作成417に渡
される。
Rアドレス作成417は、Wアドレス作成418がらブ
ロク番号を渡されると、先ず、そのブロクからHTTア
クセスのために旧VPIを読み出し、それをVPI レ
ジスタ 419に転送する。それと共に、PTフィール
ドを読み出してPTレジスタ 420に転送する。これ
は、ATMレイヤOAMセルの場合にユーザーセルと異
なる動作をD−RT^が行う必要があるからである。
HTTからの付加情報、新VPIの書換え情報レジスタ
への転送が終ると、次にRアドレス作成417はそのセ
ルを3P−RAM411から読み出し、セレクタ421
へと転送し、セルフオーマット変換を行う。
セルの読み出されたブロックの番号は、セルを書き込ん
でいないブロックとしてWアドレス作成418にハンド
シェークにより渡される。
HTTは、HTT内のデータの管理を行うプロセッサと
D−RTAとの、HTTアクセスの調停をとるためのセ
レクタと、RAMにより構成されている。
HTTのアドレスマブ例を第18図に示す。
HTTには、旧VPI ごとに、32ビツト×2ワード
のエントリが割り当てられている。)ITTにはD−R
TAの動作を制御するための制御フラグと、通過するセ
ル用の新VPIを保持するフィールドが設定されている
。以下にエントリ内の各フィールドに書かれる情報の意
味をまとめるO a)エントリ有効フラグ511 (1ビツト)そのエン
トリに有効な情報が設定されていることを示す。このフ
ラグにより無効とされているエントリのVPIを担って
入力されたセルはD−RTAで廃棄されるものとする。
b)ルーティングタグ(分岐経路用)  512(30
ビト) 分岐されてATMSWに向かうSWセルに付けられるル
ーティングタグが保持されている。
C)新VPI  (分岐用’)  528(12ビツト
)分岐されて^TMS4に向かう8wセルに付けられる
新VPIが保持されている。
d)新VPI  (通過用)  529(12ビツト)
通過されてI−RTDに向かう81セルに付けられる新
VP1がほじsaれている。
e)予備系/現用系フラグ521 (1ビツト)そのV
PIが、予備系用に確保された物か、現用系用に確保さ
れた物かを示す。D−1?TA内には予備系活性フラグ
があり、現在故障回避のために予備系を活性化している
か否かの状態を保持している。予備系活性フラグにより
、予備系が活性化されていることが示されていたならば
、このフラグにより予備系用に確保されたと示されてい
るVPIを担って入力されたセルは通常通りのフォーマ
ット変換動作を受けて出力される。予備系活性フラグに
より予備系が活性化されていないことが示されてていた
ならば、このフラグにより予備系用に確保されたと示さ
れているVPIを担って入力されたセルは廃棄される。
f)通過0N10FFフラグ522 (1ビツト)その
VPIを担って入力されたセルを通過させるか否かを示
すフラグである。これにより通過させないとされていた
ならば、通過出力ポートからは空セルが出力される。
g)分岐0N10FFフラグ523 (1ビツト)その
VPIを担って入力されたセルを分岐させるか否かを示
すフラグである。これにより通過させないとされていた
ならば、分岐出力ボートからは空セルが出力される。通
過0N10FFフラグを通過させるように設定し、かつ
分岐0N10FFフラグを分岐させるように設定すると
、2×2クロスバスイツチでセルのコピーが作成される
。ただしここで、VPコネクション試験OAMセルの場
合、情報フィールド内のオリジナルフラグが参照され、
そのフラグが立っているものは分岐/通過の両方を行う
。二二で分岐される側のOAMセルのオリジナルフラグ
は降ろされる。(オリジナルフラグは発パスハンドリン
グシステムから0^Mセルが入力されているところでは
立っている。)オリジナルフラグの降りたセルは通過動
作のみで分岐動作は行わない。これにより、VPコネク
ション終端点でループバックされたOAMセルがコピー
されるのを防ぐ。また、通過0N10FFフラグを通過
させないように設定し、かつ分岐0N10FFフラグを
分岐させないように設定している場合は、そのVPIを
担って入力されたユーザセルは廃棄されるが、ATMレ
イヤOAMセルはフォーマット変換を受けて通過され(
D−RTDに渡され)る。
h)アクセスノード/トランジットノードフラグ524
 (1ビツト) そのVPIが現用系に確保されている場合、アクセスノ
ード(VPの出発点であるパスハンドリングシステム)
であるか、トランジットノード(VPの中継点または目
的地であるパスハンドリングシステム)であるかにより
ユーザセル/ ATMレイヤ0^Mセルの扱いが異なる
具体的には、トランジットノードの場合はこれら2種類
のセルは等しくフォーマット変換を受け(通過0N10
FF、分岐0N10FFフラグに従って、必要ならば)
出力される。アクセスノードでは、ユーザーセルは廃棄
され、ATMレイヤOAMセルはVPI変換を受け、か
つルーティングタグを付けられてATMSIIIへと分
岐される。
i)ユーザセル有効/無効フラグ525 (1ビツト)
そのVPIが現用系用である場合、d−RTAから始ま
るリング上のVPリンクに実際にユーザセル用の容量か
確保されている場合といない場合がある。ユーザセル用
の容量が確保されていない場合はD−RTAからはユー
ザセルを出力することはできない。このフラグは、その
VPについて、D−RTAから始まるVPリンクにユー
ザセルの容量が確保されているか否かを示すフラグであ
る。このフラグによりユーザセルの容量が確保されてい
ないことが示されていたならば、ユーザセルは廃棄し、
ATMレイヤ0^Mセルのみフォーマット変換の後に通
過させる。
j)予備系活性化フラグ526 予備系を活性化するために、障害発生時にリングに流す
OAMセル用に、特別なVPIを使用することにする。
このフラグは、そのVPIか予備系活性化OAMセルに
予約されていることを示す。D−RTAの持つ予備系活
性ウラグにより、予備系が活性化されていることが示さ
れた時に、このVPIを担って入力されるセルは廃棄さ
れる。
k)予備系非活性化フラグ527 予備系を非活性化するために、障害からの復帰時にリン
グに流すOAMセル用に、特別なVPIを使用すること
にする。このフラグは、そのVPIか予備系非活性化O
AMセルに予約されていることを示す。D−RTへの持
つ予備系活性フラグにより、予備系が非活性化されてい
ることが示された時に、このVPIを担って入力される
セルは廃棄される。
第19図にI−RTDの構成を示す。
通過入力ボート 611はD−RTAからのセル流が入
力される入力ポートで、挿入入力ポートロ12はATM
SWからのセル流が入力される入力ポートである。
挿入入力ポートロ12にはデュアルバッファ 621が
設けられている。このデュアルバッファ 821にセル
か保持されていると、通過入力ポートロ11から入力さ
れる空セルを補足してそのセルで置き換える。デュアル
バッファ 621とATMSIFの間にはフロー制御が
かけられ、セル廃棄が発生しないようにされている。
挿入入力ポートロ12からのセル流が挿入された後、S
Wセルの最終オクテツトであるパリティビットが検査さ
れ、パリティエラーが発見されたセルは廃棄される。
2P−1?AMI322のアドレス空間はひとつのセル
が蓄積できるブロックに分割されている。入力制御23
はセルの書かれていないブロックを出力制御から受は取
って、セルが入力されたならばその空きブロックにセル
を書き込む。一方、出力制御624は入力制御623か
らセルの書き込まれたブロックの番号を受は取り、その
ブロックからセルを読みだす。2P−RAM622から
のセルの読みだし時に、不必要なオクテツトを読み飛ば
すことによって、CCITTセルフオーマットへの変換
が行われる。セルの読みだされたブロックの番号は空き
ブロック番号として、入力制御623に渡される。
2P−RAM622に出力するべきセルが蓄積されてい
ない時は出力ボートからは空セルが出力されているもの
とする。
SWセルの2P−1?AM822への書き込み時には同
時にSWセルの最終オクテツトのパリティの検査が行わ
れている。パリティエラーの発見されたセルは廃棄され
る。これは入力制御623が出力制御624にパリティ
エラーの発見されたセルを書き込んだブロックの番号を
渡さず、次に入力されたセルをそのブロックに上書きす
ることにより実行できる。
RTD−RAM631のアドレスマプ例を第20図に示
す。
なお、本発明のコピー機能のあるリングシステムは、第
21図のように、ATMスイッチと組み合わせてコピー
機能のあるATMスイッチシステムを構成するために用
いることもできる。711はコピー機能のないATMス
イッチである。721〜724は入力INF、731〜
734は出力INFである。この3機能は、ATMスイ
ッチシステムを構成するのに通常用いられる機能である
。ここでは、さらに、本発明で説明したコピー機能のあ
る複数の分岐挿入部701〜704と分岐挿入部701
〜704を結合するリング上伝送路777を図のように
設ける。そして、分岐挿入部701〜704と出力IN
F731〜734を結合する。コピー出力すべきセルが
複数の入力1NP721〜724から入ってきたと想定
する。このセルはATMスイッチにより、コピー出力す
べき出力INF731〜734の一つに転送される。こ
の時点では、セルはまだコピーされていない。ついで、
このセルは、出力INF731〜734から、その出力
INF731〜734に接続されている分岐挿入部70
1〜704に転送され、さらにリング上伝送路777に
乗せられる。このセルはリング上伝送路777を一周す
る間に、本発明でのえた方法により、分岐挿入部701
〜704で必要ならば一つコピーを作成し、出力INF
731〜734に出力される。こうして、所望の複数の
出力ボートにセルをコピーして転送することができる。
[発明の効果] 本発明によれば、伝送路障害時用のVPをあらかじめ設
定しであるので、伝送路障害時は障害ポイントに隣接す
るパスハンドリングシステムで物理的にループバックす
るだけで迅速に伝送路障害に対応できる。
【図面の簡単な説明】
第1図は本発明に係るパスハンドリングシステム構成の
一実施例を示すブロック図、第2図は^TMリンクシス
テム構成の従来例を示すブロック図、第3図は従来の伝
送路障害発生時の対処方法を説明するための図、第4図
は伝送路障害発生時に必要なVP張り替えを示す図、第
5図は1対処分岐接続を示す図、第6図は本発明に係る
^TMリンクシステムの全体構成を示す図、第7図はポ
イントッーポイント接続時のVP設定法を説明するため
の図、第8図は1対処分岐接続時のYP設定法を説明す
るための図、第9図は1対処分岐接続時のVPコネクシ
ョン接続試験を説明するための図、第10図は伝送路障
害の検出方法を示す図、第11図は伝送路障害検出後の
パスハンドリングシステムの対処方法を説明するための
図、第12図は予備系VPの帯域割り当て方法を説明す
るための図、第13図は現用系VPの出発点となるパス
ハンドリングシステムでのVPリンク設定法を示す図、
第14図は中継点および目的地のパスハンドリングシス
テムでのVPリンク設定法を示す図、第15図は障害回
避時のパスハンドリングシステムの動作を示す図、第1
6図はVPリンク連結試験を説明するための図、第17
図はD−RT^の構成図、第18図はBTT (ヘッダ
変換テーブル)のアドレスマツプ例を示す図、第19図
は1−RTDの構成図、第20図はRTD−RAMのア
ドレスマツプ例を示す図、第21図は本発明を応用した
コピー機能を備えたATMスイッチの構成例を示す図で
ある。 11〜16・・・OMDI(Operation xn
d Mxncgemenj ceDrop  and 
 In5ertion)21−RT^(ROL口ng 
 Tag  Axd+!er)22、23 ・  D−
RT ^(Routing  Tag  Adder 
 with  celDIop) 31=RTD(Routing  Tag  Dele
jer)32.3L= I−RTD (Rou口ng 
 Tag  Delejer  vijhcell I
n5ertion) 50・・・ATMSW (^TM 5w1tch)20
0.201・・・分岐・挿入部 300.400・・・ループバック線 211.215・・・パスハンドリングシステム221
.225・・・VPIの等しいポイント311.31n
・・・時計回りのリング上伝送路に対する分岐・挿入部 321.32n・・・反時計回りのリング上伝送路に対
する分岐・挿入部 331.33n −’ATM スイッチ34n ・・・局内INF 〜35n ・・・ループバック線

Claims (1)

  1. 【特許請求の範囲】 複数のパスハンドリングシステムと、上記パスハンドリ
    ングシステムを結合する時計回り、および反時計回りの
    リング状伝送路から構成され、上記パスハンドリングシ
    ステムは、 時計回りのリング状伝送路に介在するように接続された
    分岐挿入部と、 反時計回りのリング状伝送路に介在するように接続され
    た分岐挿入部と、 上記両分岐挿入部に接続されたATMスイッチ部と、上
    記ATMスイッチ部に接続された局内INF部と、上記
    両分岐挿入部を結合するループバック線から構成された
    ATMリンクシステムにおいて、パスハンドリングシス
    テム間に、現用系のVPを設定するときには必ず予備系
    のVPも設定し、上記現用系のVPは、本来VPを設定
    したい出発点であるパスハンドリングシステムから始ま
    って、本来VPを設定したい終着点であるパスハンドリ
    ングシステムを経由し、 出発点であるパスハンドリングシステムで終わる一周す
    るVPとなるよう設定し、 上記予備系のVPは、上記現用系のVPが収容されてい
    るリング状伝送路と逆方向にむかうリング状伝送路上に
    、周回するように設定し、 さらに上記現用系のVPと上記予備系のVPのVPIは
    、同一場所では同一となるよう設定し、 上記、本来の終着点であるパスハンドリングシステムに
    おいて、上記現用系VPを通して運ばれてきたユーザセ
    ルは分岐し、OAMセルのみを中継する操作をすること
    によって、 上記VPを設定したい出発点のパスハンドリングシステ
    ムから、そのVPを通して流したOAMセルが、一周し
    て、上記VPを設定したい出発点のパスハンドリングシ
    ステムまで戻ることを可能とし、正常にOAMセルが一
    周することをもってVPコネクション接続の確認をし、 上記リング状伝送路の一か所に障害が起きたときは、そ
    の障害箇所に隣接した両側のパスハンドリングシステム
    が、上記ループバック線を用いて、障害箇所に向かうセ
    ル流を総て逆方向のリング状伝送路にループバクする制
    御を行い、 逆方向のリング上伝送路上では、上記予備系のVPを用
    いて、障害箇所を挟む反対側のパスハンドリングシステ
    ムまで上記セル流を運び、 上記、障害箇所を挟む反対側のパスハンドリングシステ
    ムに置いて再度ループバクすることにより、予備系のV
    Pで運ばれたセル流を再度現用系のVPに乗せ変えるこ
    とにより、もって伝送路障害に対処し、 予備系のvpの帯域予約方法は、 上記現用系VPが収容されている、リング状伝送路に収
    容されているすべての現用系VPの帯域の総和を各パス
    ハンドリングシステム間ごとに求め、その最大値を、上
    記予備系VPが収容されている逆方向のリング状伝送路
    での、共有の予備系用帯域として予約し、もって予備系
    用帯域の予約を最小限にとどめ、 さらに、上記分岐挿入部に、分岐、挿入、中継の3基本
    機能のほかに、入り側伝送路から入力されたセルを出側
    伝送路い中継しつつ、上記ATMスイッチに分岐する機
    能を備えることにより、ATMリンクシステム全体とし
    て1対N分岐接続を可能とした、 事を特徴とするATMリンクシステム。
JP2217084A 1990-08-20 1990-08-20 Atmリンクシステム Pending JPH04100343A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2217084A JPH04100343A (ja) 1990-08-20 1990-08-20 Atmリンクシステム
CA002049428A CA2049428C (en) 1990-08-20 1991-08-19 Atm communication system
US07/747,850 US5274641A (en) 1990-08-20 1991-08-20 ATM communication system
DE69128670T DE69128670T2 (de) 1990-08-20 1991-08-20 ATM-Kommunikationssystem
EP91307669A EP0472408B1 (en) 1990-08-20 1991-08-20 ATM communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2217084A JPH04100343A (ja) 1990-08-20 1990-08-20 Atmリンクシステム

Publications (1)

Publication Number Publication Date
JPH04100343A true JPH04100343A (ja) 1992-04-02

Family

ID=16698580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2217084A Pending JPH04100343A (ja) 1990-08-20 1990-08-20 Atmリンクシステム

Country Status (1)

Country Link
JP (1) JPH04100343A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191425A (ja) * 1992-01-09 1993-07-30 Nippon Telegr & Teleph Corp <Ntt> リング伝送路網のパス設定方法
JPH08139724A (ja) * 1994-10-28 1996-05-31 Electron & Telecommun Res Inst 送受信装置
WO1998011694A1 (fr) * 1996-09-13 1998-03-19 Hitachi, Ltd. Systeme de transmission de donnees
WO1998021855A1 (en) * 1996-11-12 1998-05-22 Kabushiki Kaisha Toshiba Loop-type network system and controlling of path thereof
JP2007097011A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd 通信システム、伝送装置及び予約帯域設定方法
JP2008172710A (ja) * 2007-01-15 2008-07-24 Fujitsu Ltd 予備パス帯域の管理およびパス帯域の変更

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191425A (ja) * 1992-01-09 1993-07-30 Nippon Telegr & Teleph Corp <Ntt> リング伝送路網のパス設定方法
JPH08139724A (ja) * 1994-10-28 1996-05-31 Electron & Telecommun Res Inst 送受信装置
WO1998011694A1 (fr) * 1996-09-13 1998-03-19 Hitachi, Ltd. Systeme de transmission de donnees
WO1998021855A1 (en) * 1996-11-12 1998-05-22 Kabushiki Kaisha Toshiba Loop-type network system and controlling of path thereof
US6195704B1 (en) 1996-11-12 2001-02-27 Kabushiki Kaisha Toshiba Methods and systems for a loop-type network using a spare communications path
CN1099789C (zh) * 1996-11-12 2003-01-22 株式会社东芝 环形网络系统及其路径控制方法
JP2007097011A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd 通信システム、伝送装置及び予約帯域設定方法
JP2008172710A (ja) * 2007-01-15 2008-07-24 Fujitsu Ltd 予備パス帯域の管理およびパス帯域の変更
US8422361B2 (en) 2007-01-15 2013-04-16 Fujitsu Limited Management of protection path bandwidth and changing of path bandwidth

Similar Documents

Publication Publication Date Title
US6853641B2 (en) Method of protecting traffic in a mesh network
US7639604B2 (en) Packet routing apparatus and a method of communicating a packet
JP3925079B2 (ja) リニア又はリングネットワークにおける伝送方法及び装置
EP1903725A1 (en) Packet communication method and packet communication device
US7532570B2 (en) Fault tolerant network traffic management
US6278690B1 (en) Local area network for reconfiguration in the event of line ruptures or node failure
US7345993B2 (en) Communication network with a ring topology
JPH04100343A (ja) Atmリンクシステム
JP3196999B2 (ja) Atm通信網および加入者交換機
JPH1132067A (ja) 伝送システム及びその通信方法
JP3376252B2 (ja) マルチリング通信装置およびそのノード装置
JP2003273902A (ja) パケット通信装置、および、パケット通信網の回線切替方法
JP3577535B2 (ja) Atm通信システムのノード装置
JP2002354011A (ja) 2重化切替システム
JP3075182B2 (ja) Cbrデータの順序性保障のatm伝送方式
JP3352038B2 (ja) データ通信システムおよび通信方法
JP2594132B2 (ja) 回線切換方式
JP3310495B2 (ja) 無瞬断バーチャルパス切替えシステム
JP2812295B2 (ja) セル転送装置
JP2001036558A (ja) パス切替方法及び優先制御方法
JP2950254B2 (ja) Atm通信装置
JP3568681B2 (ja) セル交換システム及びセルデータ保証方式
JP2003069521A (ja) パス切替装置、パス切替システム及びパス切替方法
JPH104411A (ja) バッファ障害回避制御回路及び交換装置
JP3257756B2 (ja) バーチャルパス切替え方式