JPH04101594U - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【構成】外部から供給される原画像データの各ビットに
対応する全ビットについて“１”レベルのデータを発生
する全ビット“１”発生回路１２と、原画像データと
“１”レベルのデータとを入力して各ビットごとに排他
的論理和をとる排他的論理和回路１１と、原画像データ
と排他的論理和回路出力とを選択する出力データ選択回
路１４とを有する。 【効果】原画像を簡単な回路で瞬時に白黒反転して表示
させることができる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は画像処理装置に関し、特に画像データを白黒反転するための画像処理 装置に関する。

【０００２】

【従来の技術】

従来、この種の画像処理装置では、画像データをルックアップテーブルを用い て白黒反転していた。

【０００３】

【考案が解決しようとする課題】

この従来の画像処理装置では、白黒反転のためにデータを、ルックアップテー ブルに書き込む動作が必要であるので、画像処理に時間がかかるという欠点があ る。

【０００４】

【課題を解決するための手段】

本考案の画像処理装置は、二次元画像の画像処理装置において、外部から供給 される原画像データの各ビットに対応する全ビットについて“１”レベルのデー タを発生する全ビット“１”発生回路と、前記原画像データと前記“１”レベル とを入力して各ビットごとに排他的論理和をとる排他的論理和回路と、前記原画 像データ出力と前記排他的論理和回路の出力とを選択する出力データ選択回路と を有する。

【０００５】

【実施例】

次に本考案について図面を参照して説明する。

【０００６】 図１は本考案の一実施例のブロック図である。１が、本考案の画像処理装置で あり、排他的論理和回路１１、全ビット“１”発生回路１２、出力データ制御部 １３、出力データ選択回路１４で構成される。外部に接続される画像記憶装置２ は、画像メモリ制御部１５と、画像メモリ１６で構成される。画像メモリ制御部 １５の制御により、画像メモリ１６より読み出された画像データは、排他的論理 和回路１１に送られ、全ビット“１”発生回路１２により生成された全ビット“ １”レベルのデータとの排他的論理和をとり、ビット反転される。出力データ制 御部１３の制御により、ビット反転されたデータとビット反転されない画像メモ リ１６直接出力されるデータのどちらか一方が出力データ選択回路１４により選 択され、外部に接続される画像表示装置３に送られる。画像表示装置３は、表示 制御部１７、フレームメモリ１８、ＣＲＴ１９で構成され、送られて来たデータ は、表示制御部１７の制御により、フレームメモリ１８に格納されると同時にＣ ＲＴ１９に順次表示される。

【０００７】

【考案の効果】

以上説明したように本考案は、画像データの各ビットごとに“１”レベルとの 排他的論理和をとり反転された信号と、原信号とを選択する回路を持つことによ り、原画像を簡単な回路で瞬時に白黒反転し、表示させることができる効果があ る。

【図面の簡単な説明】

【図１】本考案の一実施例の画像処理装置のブロック図
である。

【符号の説明】 １ 画像処理装置 ２ 画像記憶装置 ３ 画像表示装置 １１ 排他的論理和回路 １２ 全ビット“１”発生回路 １３ 出力データ制御部 １４ 出力データ選択回路 １５ 画像メモリ制御部 １６ 画像メモリ １７ 表示制御部 １８ フレームメモリ １９ ＣＲＴ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 二次元画像の画像処理装置において、外
   部から供給される原画像データの各ビットに対応する全
   ビットについて“１”レベルのデータを発生する全ビッ
   ト“１”発生回路と、前記原画像データと前記“１”レ
   ベルとを入力して各ビットごとに排他的論理和をとる排
   他的論理和回路と、前記原画像データ出力と前記排他的
   論理和回路の出力とを選択する出力データ選択回路とを
   有することを特徴とする画像処理装置。