JPH04103096A - 単一チップ型マイクロコンピュータ - Google Patents
単一チップ型マイクロコンピュータInfo
- Publication number
- JPH04103096A JPH04103096A JP2220389A JP22038990A JPH04103096A JP H04103096 A JPH04103096 A JP H04103096A JP 2220389 A JP2220389 A JP 2220389A JP 22038990 A JP22038990 A JP 22038990A JP H04103096 A JPH04103096 A JP H04103096A
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- memory
- electrons
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は単一チップ型マイクロコンピュータに関する。
［従来の技術］
近年、単一のＬＳＩ（大規模集積回路）上にＣＰＵ（中
央処理装置）、記憶装置、入出力ボート等を集積した単
一チップ型マイクロコンピュータ、いわゆるワンチップ
マイクロコンピュータにおいて、記憶装置にＥＰＲＯＭ
（消去及びプログラム可能な読み出し専用メモリ）
、ＥＥＰＲＯＭ （電気的に消去及びプログラム可能な
読み出し専用メモリ）に代表される不揮発性のメモリを
用いたものが数多く製品化され、広い分野に使用される
ようになってきている。
央処理装置）、記憶装置、入出力ボート等を集積した単
一チップ型マイクロコンピュータ、いわゆるワンチップ
マイクロコンピュータにおいて、記憶装置にＥＰＲＯＭ
（消去及びプログラム可能な読み出し専用メモリ）
、ＥＥＰＲＯＭ （電気的に消去及びプログラム可能な
読み出し専用メモリ）に代表される不揮発性のメモリを
用いたものが数多く製品化され、広い分野に使用される
ようになってきている。
第２図にＦＬＯＴＯＸ （フローティングゲートφトン
ネル・オキサイド）型のＥＥＰＲＯＭのメモリセルの断
面図を示す。同図に示すようにメモリセルはＰ 型基板
１０上に夫々形成されたＮ 型のビット線１１、ＧＮＤ
（接地）線１２、トンネル酸化膜１３、及び導電材料
からなるワード線１４、フローティングゲート１５、コ
ントロールゲート１６から構成される。
ネル・オキサイド）型のＥＥＰＲＯＭのメモリセルの断
面図を示す。同図に示すようにメモリセルはＰ 型基板
１０上に夫々形成されたＮ 型のビット線１１、ＧＮＤ
（接地）線１２、トンネル酸化膜１３、及び導電材料
からなるワード線１４、フローティングゲート１５、コ
ントロールゲート１６から構成される。
第３図はフローティングゲート１５に電子が蓄積されて
いる状態及び電子が蓄積されていない状態におけるコン
トロールゲートに印加される電圧ＶＧＳとメモリセルか
ら流れ出る電流ＩＤＳとの関係を示す図である。
いる状態及び電子が蓄積されていない状態におけるコン
トロールゲートに印加される電圧ＶＧＳとメモリセルか
ら流れ出る電流ＩＤＳとの関係を示す図である。
電子が蓄積されていない状態のしきい値電圧Ｖｌｈｌと
電子が蓄積されている状態のしきい値電圧Ｖ ｌｈ２の
中間の電圧Ｖｍをコントロールゲートに印加したときに
メモリセルから流れる電流をセンスアンプにより検知す
ることによりメモリセルに書き込まれているデータが“
１”であるか又は“０”であるかが判定される。
電子が蓄積されている状態のしきい値電圧Ｖ ｌｈ２の
中間の電圧Ｖｍをコントロールゲートに印加したときに
メモリセルから流れる電流をセンスアンプにより検知す
ることによりメモリセルに書き込まれているデータが“
１”であるか又は“０”であるかが判定される。
［発明が解決しようとする課題］
しかしながら上記のＥＥＦＲＯＭに代表される不揮発性
メモリにおいては、電圧ストレス、温度ストレス、ある
いは経年変化等により、トンネル酸化膜に電子がトラッ
プされ、上記しきい値電圧Ｖ ｌｈｌ とＶ ｔｈ２と
の差が小さ（なるので、データ読み出し不良に至る場合
がある。これは、使用状況によりある一定の確率で発生
するものであり、製品比荷時の検査でこれを完全に防ぐ
ことは不可能である。
メモリにおいては、電圧ストレス、温度ストレス、ある
いは経年変化等により、トンネル酸化膜に電子がトラッ
プされ、上記しきい値電圧Ｖ ｌｈｌ とＶ ｔｈ２と
の差が小さ（なるので、データ読み出し不良に至る場合
がある。これは、使用状況によりある一定の確率で発生
するものであり、製品比荷時の検査でこれを完全に防ぐ
ことは不可能である。
尚、不揮発性メモリは、上記のストレスや経年変化等に
より、電子が蓄積されていない状態のしきい値電圧Ｖ
ｌｈｌは上昇し、電子が蓄積されている状態のしきい値
電圧Ｖ ｌｈ２は低下する方向に変化する。従って、電
源電圧が低い場合には電子の蓄積されていないメモリセ
ルのデータの読み出しが不良となり、電源電圧が高い場
合には電子の蓄積されたメモリセルのデータの読み出し
が不良となりやすい。
より、電子が蓄積されていない状態のしきい値電圧Ｖ
ｌｈｌは上昇し、電子が蓄積されている状態のしきい値
電圧Ｖ ｌｈ２は低下する方向に変化する。従って、電
源電圧が低い場合には電子の蓄積されていないメモリセ
ルのデータの読み出しが不良となり、電源電圧が高い場
合には電子の蓄積されたメモリセルのデータの読み出し
が不良となりやすい。
本発明は上記従来のマイクロコンピュータの問題に鑑み
なされたものであり、電圧ストレス、温度ストレス、あ
るいは経年変化等によるデータ読みだし不良の発生を未
然に防ぎ、広範囲の電源電圧に対し書き込みデータを保
証し得る単一チップ型マイクロコンピュータを提供する
ことにある。
なされたものであり、電圧ストレス、温度ストレス、あ
るいは経年変化等によるデータ読みだし不良の発生を未
然に防ぎ、広範囲の電源電圧に対し書き込みデータを保
証し得る単一チップ型マイクロコンピュータを提供する
ことにある。
［課題を解決するための手段］
本発明の前記目的は、不揮発性のメモリを内蔵した単一
チップ型マイクロコンピュータであって、記憶すべきデ
ータを前記メモリに書き込む手段と、前記メモリに第１
及び第２の動作電圧の一方を選択的に供給する手段と、
前記第１の動作電圧の供給されている前記メモリから読
み出されたデータ及び前記第２の動作電圧の供給されて
いる前記メモリから読み出されたデータを前記記憶すべ
きデータと夫々比較する手段とを備えたことを特徴とす
る単一チップ型マイクロコンピュータによって達成され
る。
チップ型マイクロコンピュータであって、記憶すべきデ
ータを前記メモリに書き込む手段と、前記メモリに第１
及び第２の動作電圧の一方を選択的に供給する手段と、
前記第１の動作電圧の供給されている前記メモリから読
み出されたデータ及び前記第２の動作電圧の供給されて
いる前記メモリから読み出されたデータを前記記憶すべ
きデータと夫々比較する手段とを備えたことを特徴とす
る単一チップ型マイクロコンピュータによって達成され
る。
［作用］
データの書き込み時、記憶すべきデータが不揮発性のメ
モリに書き込まれ、同時に他のメモリにも書込まれる。
モリに書き込まれ、同時に他のメモリにも書込まれる。
不揮発性のメモリに通常の動作電圧より小さい第１の電
圧を供給した状態で該メモリからデータを読みだし、こ
れを前記他のメモリに記憶されているデータと比較し、
これらか一致するかどうかを調べる。
圧を供給した状態で該メモリからデータを読みだし、こ
れを前記他のメモリに記憶されているデータと比較し、
これらか一致するかどうかを調べる。
同様に、不揮発性のメモリに通常の動作電圧より大きい
第２の電圧を供給した状態で該メモリからデータを読み
だし、これを前記他のメモリに記憶されているデータと
比較し、これらが一致するかどうかを調へる。
第２の電圧を供給した状態で該メモリからデータを読み
だし、これを前記他のメモリに記憶されているデータと
比較し、これらが一致するかどうかを調へる。
上記のいずれの場合にもデータが完全に一致することを
確認しておくことにより、電源電圧の変動に伴って発生
するデータ読み圧し不良を未然に防止する。
確認しておくことにより、電源電圧の変動に伴って発生
するデータ読み圧し不良を未然に防止する。
［実施例］
以下に本発明の単一チップ型マイクロコンピュータの一
実施例を図面を参照しつつ説明する。
実施例を図面を参照しつつ説明する。
第１図は本発明に係る単一チップ型マイクロコンピュー
タの構成を示すブロック図である。
タの構成を示すブロック図である。
同図において、２０はＣＰＵであり、該ＣＰＵにはデー
タバスを介して不揮発性メモリ２１、ＳＲＡＭ（スタテ
ィックラム）２２が接続されている。２３はＳＲＡＭ２
２及び不揮発性メモリ２１に書き込まれたデータを互い
に較するだめの比較器である。
タバスを介して不揮発性メモリ２１、ＳＲＡＭ（スタテ
ィックラム）２２が接続されている。２３はＳＲＡＭ２
２及び不揮発性メモリ２１に書き込まれたデータを互い
に較するだめの比較器である。
２４は不揮発性メモリ２１に書き込まれたデータを確認
する際、該不運発性メモリ２１に供給する動作電圧を生
成するための電圧発生回路、２５は通常の使用状態にお
いて不揮発性メモリに供給される定格動作電圧Ｖｄｄ及
びデータの確認時に電圧発生回路２４により生成される
電圧のいずれか一方を選択するためのスイッチである。
する際、該不運発性メモリ２１に供給する動作電圧を生
成するための電圧発生回路、２５は通常の使用状態にお
いて不揮発性メモリに供給される定格動作電圧Ｖｄｄ及
びデータの確認時に電圧発生回路２４により生成される
電圧のいずれか一方を選択するためのスイッチである。
不揮発性メモリ２１へのデータの書き込みは従来の不揮
発性メモリの書き込みと同様にして行われるが、本実施
例の場合、不揮発性メモリ２１への書き込みと同時にＳ
ＲＡＭ２２にも同一のデータが書き込まれるという点が
従来のマイクロコンピュータと異なっている。
発性メモリの書き込みと同様にして行われるが、本実施
例の場合、不揮発性メモリ２１への書き込みと同時にＳ
ＲＡＭ２２にも同一のデータが書き込まれるという点が
従来のマイクロコンピュータと異なっている。
データの書き込み完了後、以下に記載する手順により、
書き込まれたデータの確認を行う。
書き込まれたデータの確認を行う。
まず、電圧発生回路２４により、定格動作電圧Ｖｄｄよ
り小さい電圧Ｖｍｉｎを発生し、スイッチ２５を電圧発
生回路側に切り替えて不揮発性メモリ２１に電圧Ｖｍｉ
ｎを供給する。この状態でＣＰＵが不揮発性メモリ２１
及びＳＲＡＭ２２からデータを読みだし、比較器２３に
より比較する。比較の結果これらのデータが完全に一致
していれば、フローティングゲートに電子がない状態に
おける各メモリセルのしきい値電圧Ｖ ｔｈｌは充分に
小さく、電源電圧か低下してもフローティングゲートに
電子がない状態のメモリセルのデータを正しく読み取る
ことか可能であることか確認される。
り小さい電圧Ｖｍｉｎを発生し、スイッチ２５を電圧発
生回路側に切り替えて不揮発性メモリ２１に電圧Ｖｍｉ
ｎを供給する。この状態でＣＰＵが不揮発性メモリ２１
及びＳＲＡＭ２２からデータを読みだし、比較器２３に
より比較する。比較の結果これらのデータが完全に一致
していれば、フローティングゲートに電子がない状態に
おける各メモリセルのしきい値電圧Ｖ ｔｈｌは充分に
小さく、電源電圧か低下してもフローティングゲートに
電子がない状態のメモリセルのデータを正しく読み取る
ことか可能であることか確認される。
次に、電圧発生回路２４により、定格動作電圧Ｖｄｄよ
り大きい電圧Ｖｍｕを発生し、スイッチ２５を電圧発生
回路側に切り替えて不揮発性メモリ２１に電圧Ｖｍａｘ
を供給する。この状態でＣＰＵが不揮発性メモリ２１及
びＳＲＡＭ２２からデータを読みだし、比較器２３によ
り比較する。
り大きい電圧Ｖｍｕを発生し、スイッチ２５を電圧発生
回路側に切り替えて不揮発性メモリ２１に電圧Ｖｍａｘ
を供給する。この状態でＣＰＵが不揮発性メモリ２１及
びＳＲＡＭ２２からデータを読みだし、比較器２３によ
り比較する。
比較の結果これらのデータが完全に一致していれば、フ
ローティングゲートに電子が蓄積されている状態におけ
る各メモリセルのしきい値電圧Ｖｔｈ２は充分に大きく
、電源電圧が上昇してもフローティングゲートに電子が
蓄積されている状態のメモリセルのデータを正しく読み
取ることが可能であることが確認される。
ローティングゲートに電子が蓄積されている状態におけ
る各メモリセルのしきい値電圧Ｖｔｈ２は充分に大きく
、電源電圧が上昇してもフローティングゲートに電子が
蓄積されている状態のメモリセルのデータを正しく読み
取ることが可能であることが確認される。
上記の手順中、読み出したデータが一致しないことが判
明した場合には、電圧ストレス、温度ストレス、あるい
は経年変化等によりトンネル酸化膜に電子がトラップさ
れ、しきい値電圧Ｖ＋ｈｌ とＶ ＋ｈ２との差が小さ
くなることにより、電源電圧が変動した場合、データ読
み出し不良か発生する恐れがあると判断され、適切な処
置か施される。
明した場合には、電圧ストレス、温度ストレス、あるい
は経年変化等によりトンネル酸化膜に電子がトラップさ
れ、しきい値電圧Ｖ＋ｈｌ とＶ ＋ｈ２との差が小さ
くなることにより、電源電圧が変動した場合、データ読
み出し不良か発生する恐れがあると判断され、適切な処
置か施される。
［発明の効果］
上述したように、本発明の単一チップ型マイクロコンピ
ュータは内蔵の不揮発性のメモリにデータを書き込んだ
後に、該メモリから読み出したデータが正しいかどうか
を該メモリに供給される電圧を変えながら確認するため
の構成を有しているので、電圧ストレス、温度ストレス
、あるいは経年変化等により、トンネル酸化膜に電子が
トラップされることにより、電源電圧の変動の際に発生
するデータ読みだし不良を未然に防ぐことができる。
ュータは内蔵の不揮発性のメモリにデータを書き込んだ
後に、該メモリから読み出したデータが正しいかどうか
を該メモリに供給される電圧を変えながら確認するため
の構成を有しているので、電圧ストレス、温度ストレス
、あるいは経年変化等により、トンネル酸化膜に電子が
トラップされることにより、電源電圧の変動の際に発生
するデータ読みだし不良を未然に防ぐことができる。
また、本発明の単一チップ型マイクロコンピュータは、
例えば、通常３．５ボルトのリチウム電池で動作し、デ
ータ交換のために大型の機器に接続された場合には５ボ
ルトで動作するといった広範囲の電圧で動作することが
要求されるハンディカムの機器にも適用し得る。
例えば、通常３．５ボルトのリチウム電池で動作し、デ
ータ交換のために大型の機器に接続された場合には５ボ
ルトで動作するといった広範囲の電圧で動作することが
要求されるハンディカムの機器にも適用し得る。
第１図は本発明の単一チップ型マイクロコンピュータの
ブロック図、第２図はＥＥＰＲＯＭメモリセルの断面図
、第３図はＥＥＰＲＯＭメモリセルの電圧−電流特性図
である。 １０・・・・・・基板、１１・・・・・・ビット線、１
２・・・・・・接地線、１３・・・・・・トンネル酸化
膜、１４・・・・・・ワード線、１５・・・・・・フロ
ーティングゲート、１６・・・・・・コントロールゲー
ト、２０・・・・・・ＣＰＵ、２１・・・・・・不揮発
性メモリ、２２・・・・・・ＳＲＡＭ、２３・・・・・
・比較器、２４・・・・・・電圧発生回路、２５・・・
・・スイッチ。
ブロック図、第２図はＥＥＰＲＯＭメモリセルの断面図
、第３図はＥＥＰＲＯＭメモリセルの電圧−電流特性図
である。 １０・・・・・・基板、１１・・・・・・ビット線、１
２・・・・・・接地線、１３・・・・・・トンネル酸化
膜、１４・・・・・・ワード線、１５・・・・・・フロ
ーティングゲート、１６・・・・・・コントロールゲー
ト、２０・・・・・・ＣＰＵ、２１・・・・・・不揮発
性メモリ、２２・・・・・・ＳＲＡＭ、２３・・・・・
・比較器、２４・・・・・・電圧発生回路、２５・・・
・・スイッチ。
Claims (1)
- 不揮発性のメモリを内蔵した単一チップ型マイクロコ
ンピュータであって、記憶すべきデータを前記メモリに
書き込む手段と、前記メモリに第１及び第２の動作電圧
の一方を選択的に供給する手段と、前記第１の動作電圧
の供給されている前記メモリから読み出されたデータ及
び前記第２の動作電圧の供給されている前記メモリから
読み出されたデータを前記記憶すべきデータと夫々比較
する手段とを備えたことを特徴とする単一チップ型マイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22038990A JP2695278B2 (ja) | 1990-08-22 | 1990-08-22 | 単一チップ型マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22038990A JP2695278B2 (ja) | 1990-08-22 | 1990-08-22 | 単一チップ型マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04103096A true JPH04103096A (ja) | 1992-04-06 |
| JP2695278B2 JP2695278B2 (ja) | 1997-12-24 |
Family
ID=16750356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22038990A Expired - Fee Related JP2695278B2 (ja) | 1990-08-22 | 1990-08-22 | 単一チップ型マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695278B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467267A (en) * | 1993-06-16 | 1995-11-14 | Sharp Kabushiki Kaisha | PROM built-in micro computer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417300A (en) * | 1987-07-09 | 1989-01-20 | Nippon Electric Ic Microcomput | Semiconductor storage device |
| JPH02105393A (ja) * | 1988-10-13 | 1990-04-17 | Nec Corp | プログラマブル・リードオンリ・メモリ |
-
1990
- 1990-08-22 JP JP22038990A patent/JP2695278B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6417300A (en) * | 1987-07-09 | 1989-01-20 | Nippon Electric Ic Microcomput | Semiconductor storage device |
| JPH02105393A (ja) * | 1988-10-13 | 1990-04-17 | Nec Corp | プログラマブル・リードオンリ・メモリ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5467267A (en) * | 1993-06-16 | 1995-11-14 | Sharp Kabushiki Kaisha | PROM built-in micro computer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2695278B2 (ja) | 1997-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288944B1 (en) | NAND type nonvolatile memory with improved erase-verify operations | |
| EP0525680B1 (en) | Data latch circuit having non-volatile memory cell | |
| KR940010419B1 (ko) | 반도체집적회로 | |
| US6480426B2 (en) | Semiconductor integrated circuit device | |
| US7440337B2 (en) | Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data | |
| US4962484A (en) | Non-volatile memory device | |
| US4967415A (en) | EEPROM system with bit error detecting function | |
| EP0255963B1 (en) | Nonvolatile semiconductor memory including means for detecting completion of writing operation | |
| US4870615A (en) | Nonvolatile floating gate semiconductor memory device | |
| EP0320916A2 (en) | Electrically erasable and programmable read only memory using stacked-gate cell | |
| JP2000091505A (ja) | 半導体集積回路装置 | |
| JPS61151898A (ja) | 半導体記憶装置におけるワ−ド線ドライバ回路 | |
| US7180811B2 (en) | Semiconductor memory device informing internal voltage level using ready/busy pin | |
| US6331949B1 (en) | Circuit for storing and latching defective address data for a nonvolatile semiconductor memory device having redundant function | |
| JPH02177100A (ja) | 半導体記憶装置のテスト回路 | |
| US5153854A (en) | EEPROM memory system having selectable programming voltage for low power readability | |
| KR890004304B1 (ko) | 전압 검출장치 | |
| US20060098492A1 (en) | Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof | |
| JPH04103096A (ja) | 単一チップ型マイクロコンピュータ | |
| JPH07120716B2 (ja) | 半導体記憶装置 | |
| JP2723946B2 (ja) | Ｅｅｐｒｏｍのワードラインを荷電する回路 | |
| US6512398B1 (en) | Semiconductor integrated circuit device having reference voltage generating section | |
| JP5071764B2 (ja) | 半導体集積回路 | |
| EP0427260B1 (en) | Non-volatile memory devices | |
| JP2582535B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |