JPH04103206A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、差動増幅回路の広帯域化および抵出ｈイン
ピーダンス化技術に圃する。

〔従来の技術〕

従来、様々な差動増幅回路が考案されており、例えば第
５図（Ａ）〜（０）に示したような回路が考案されてい
る。

第５図（＾）は、抵抗負荷差動増幅回路を示す図であり
、第５図（Ｂ）は、カスケード負殉差動増幅回路を示す
図である。また、第５図（Ｃ）は、カレントミラー負荷
差動増幅回路を示す図であり、第５図（Ｄ）は、カスケ
ード・カレントミラー負荷差動増幅回路を示す図である
。

ＰＮＰトランジスタである。また、３は電流源であり、
４．５０１，５０２，５０３，５０４は抵抗であり、５
０７は電圧源である。

次に、上記の差動増幅回路の特徴を以下に示す。

第５図（Ａ）に示した抵抗負荷差動増幅回路は、最も簡
単な構成であり差動増幅回路の基本の回路である。そし
て、第５図（Ｂ）に示したカスケード角筒差動増幅回路
は、利得の高周波数特性を改善した回路であり、第５図
（Ｃ）に示したカレントミラー負荷差動増幅回路は、低
周波域における利得（低減ゲイン）を改善した回路であ
る。また、第５図ＣＤ）に示したカスケード・カレント
ミラー負荷差動増幅回路は、上記カスケード負荷差動増
幅回路とカレントミラー負荷差動増幅回路とを組み合わ
せた構成である。

このため、上記のごとき差動増幅回路を使用する場合、
使用条件によりとの差動増幅回路を使用するのかを決め
る。例えば、広帯域の増幅回路が必要である場合には、
カスケード負荷差動増幅回路を使用する。また、高利得
の増幅回路が必要である場合には、カレントミラー負荷
差動増幅回路を使用する。

（発明が解決しようとする課題） しかしながら、上記のごとき従来の差動増幅回路にあっ
ては、それぞれ以下に示すような問題点があった。

広帯域の増幅回路が必要である場合、従来のカスケード
負ｖＪ差動増幅回路を用いていたが、シングルエンド出
力で使用すると、トランジスタ１側の出力がトランジス
タ２側の出力に使用されず無駄がある。さらに、回路を
構成する素子数が多くなってしまう問題点と、出力イン
ピーダンスが負荷抵抗ＲＬの抵抗値にほぼ等しくなり、
比較的高インピーダンスであるという問題点があった。

また、シングルエンドとして、トランジスタ１側の出力
をトランジスタ２側の出力へ効率よく用いるために、カ
スケード負荷差動増幅回路とカレントミラー負荷差動増
幅回路とを組み合わせたカスケード・カレントミラー負
荷差動増幅回路が考えられる。この増幅回路は、高周波
特性もよく、低減ゲインも高い。しかし、電流出力とな
るために、出力インピーダンスが非常に高く、低減ゲイ
ンや周波数特性が出力端子に接続される負荷のインピー
ダンスに大きく影響を受けるという問題点がある。さら
に、回路を構成する素子数がかなり多くなるという問題
点があった。

この発明は、上記のごとき問題点に鑑みてなされたもの
であり、回路の構成素子数が少なく、広帯域で、出力イ
ンピーダンスの低い差動増幅回路を提供することを目的
としている。

〔問題を解決するための手段〕

この発明は、上記のごとき目的を達成するためになされ
たもので、ベース端子を第１入力端子とする第１トラン
ジスタと、ベース端子を第２入力端子とする第２トラン
ジスタと、第１および第２トランジスタのエミッタ端子
どうしの接続点と電源の第１電位側との闇に接続した電
ａｍと、第１トランジスタのコレクタ端子と電源の第２
電位側との間に接続した抵抗負荷と、第１トランジスタ
のコレクタ端子と抵抗負荷との接続点にベース端子を接
続し、さらに電源の第２電位側にコレクタ端子を接続し
た第３トランジスタと、第２トランジスタのコレクタ端
子と第３トランジスタのエミッタ端子を接続した接続点
を出力端子とから構成された差動増幅回路とした。

〔作用〕

第２トランジスタのベース電位とコレクタ電曽が同位相
で動作するために、ミラー効果が発生しない。さらに、
第２トランジスタのコレクタ電位が第３トランジスタの
エミッタフォロアにより第１トランジスタのコレクタ端
子へ伝達されるために、第１トランジスタにもミラー効
果が発生しない。したがって、高周波特性を改＠するこ
とができ、広帯域化することができる。さらに、エミッ
タフォロア出力であるために、出力インピーダンスを非
常に小さくすることができる。

〔実施例〕

以下、この発明を具体的な実施例に基いて説明する。

第１図は、この発明の一実施例を示す図である。

まず、その回路構成を第１図に基いて説明する。

第１図において、ＩＮ１〜ＩＮ２は入力端子である。入
力端子ＩＮ１はトランジスタ１のベース端子に接続され
ており、入力端子ＩＮ２はトランジスタ２のベース端子
に接続されている。

トランジスタ１．２のエミッタ端子どうしが接続される
。そのトランジスタ１．２の接続点が電流源３を介して
電源の第１電位である低電位側（Ｖ　ＳＳ　）へ接続さ
れる。

また、トランジスタ１のコレクタ端子が負荷抵抗４を介
して電源の第２電位であるＩＩｉ電位側（Ｖｃｃ　）へ
接続される。そのトランジスタ１と負荷抵抗４との接続
点にトランジスタ５のベース端子が接続される。

トランジスタ５のコレクタ端子が電源の九電位側（Ｖ　
ｃｃ　）へ接続され、トランジスタ５のエミッタ端子が
トランジスタ１のコレクタ端子へ接続される。そのトラ
ンジスタ１．５の接続点が出力端子ＯＵＴとなっている
。

次に、この実施例の動作を第１図を用いて説明する。

例えば入力端子ＩＮ１への入力が、入力端子■Ｎ２への
入力に対して大きくなった場合、トランジスタ１のコレ
クタ電流が増加し、トランジスタ２のコレクタ電流が減
少する。このため、負荷抵抗４による電圧降下が増加し
、トランジスタ１のコレクタ電位が下がる。そして、ト
ランジスタ５によって、トランジスタ１のコレクタ電位
の低下に応じて出力端子ＯＵＴの電位が下がる。

以上説明したように、トランジスタ２のベース電位とコ
レクタ電位が、同位相で動作するために、ミラー効果が
発生しない。

さらに、トランジスタ２のコレクタ電位は、トランジス
タ５のエミッタフォロアによりトランジスタ１のコレク
タ端子へ伝達される。このため、トランジスタ１にもミ
ラー効果が発生せず、第５図（Ｂ）に示したカスケード
負荷差動増幅回路と同等の帯域幅を持つ。

また、エミッタフォロア出力であるために、出力インピ
ーダンスが非常に小さく、この差動増幅回路の出力をほ
ぼ定ＭＷＬ源として扱うことが可能である。

したがって、この実施例は、広帯域で低出力インピーダ
ンスで、かつ構成素子の少ない差動増幅回路として動作
する。

以下に、この実施例の周波数特性と第５図（Ａ）〜（０
）に示した従来の差動増幅回路の周波数特性とを比較し
た結果の一例を第６図から第９図に示す。

第６図から第９図に示した周波数特性は、第４図に示し
たような状態でシミュレートしたものである。すなわち
、Ｖｃｃ＝１０ボルト、ＶＢＢ＝−１０ボルトとし、入
力端子ＩＮ２に抵抗Ｒ２を介して高電位（Ｖ　ｃｃ　）
と低電位（ＶａＢ）の中間電位（０ボルト）を与え、出
力端子ＯＵＴと中間電位との間に抵抗Ｒ１とキャパシタ
Ｃ１を並列接続し、この抵抗Ｒ１（Ｉ５よびキャパシタ
Ｃ１にキャパシタＣ２を直列接続した負荷を接続した。

なお、第４図に示したのは、第１図に示した実施例につ
いてだけであるが、従来の差動幅回路にも同じ状態でシ
ミュレートを行った。

第６図は、第１図に示した実施例と第５図（Ａ）に示し
た従来の抵抗負荷差動増幅回路との比較である。１００
はこの実施例の振幅特性であり、１０１はこの実施例の
位相特性であり、１０２は抵抗負荷差動増幅回路の振幅
特性であり、１０３は抵抗負荷差動増幅回路の位相特性
である。

第６図に示したように、振幅の高域カットオフ周波数は
、この実施例の方が高い。さらに、低減の利得もこの実
施例の方が高い。これは、出力インピーダンスが低いた
めに、出力端子ＯＵＴに接続された負荷による影響が少
ないためである。ゆえに、この実施例の差動増幅回路は
、従来の抵抗負荷差動増幅回路と比較して、周波数帯域
が広く、かつ低出力インピーダンスである。

第７図は、第１図に示した実施例と第５図（Ｂ）に示し
た従来のカスケード負荷差動増幅回路との比較である。

１００はこの実施例の振幅特性であり、１０１はこの実
施例の位相特性であり、１０４はカスケード負荷差動増
幅回路の振幅特性であり、１０５はカスケード負荷差動
増幅回路の位相特性である。

第７図に示したように、振幅の高域カットオフ周波数は
、はぼ同等であるが、低域の利得は、この実施例の方が
高い。これは、やはりこの実施例の出力インピーダンス
が低いためである。また、カスケード負荷差動増幅回路
の振幅・位相特性が１０Ｈ１ｌＺ付近で乱れており、発
振しやすく好ましくない特性を示している。ゆえに、こ
の実施例の差動増幅回路は、従来のカスケード負荷差動
増幅回路と比較して、少ない構成素子で同等の周波数帯
域を有し、低出力インピーダンスである。

第８図は、第１図に示した実施例と第５図（Ｃ）に示し
た従来のカレントミラー負荷差動増幅回路との比較であ
る。１００はこの実施例の振幅特性であり、１０１はこ
の実施例の位相特性であり、１０６はカレントミラー負
荷差動増幅回路の振幅特性であり、１０７はカレントミ
ラー負荷差動増幅回路の位相特性である。

第８図に示したように、低減の利得は、はとんど同じで
あるが、振幅の高域カットオフ周波数は、この実施例の
方が約１０程度度高くなっている。

ゆえに、この実施例の差動増幅回路は、従来のカレント
ミラー負荷差動増幅回路と比較して、周波数帯域が広く
なっている。また、従来のカレントミラー負荷差動増幅
回路が？￥ｉ流出力なのに対して、この実施例が電圧出
力であるために、出力インピーダンスもこの実施例のほ
うが低くなっている。

第９図は、第１図に示した実施例と第５図（Ｄ）に示し
た従来のカスケード・カレントミラー負荷差動増幅回路
との比較である。１００はこの実施例の振幅特性であり
、１０１はこの実施例の位相特性であり、１０８はカス
ケード・カレントミラー負荷差動増幅回路の振幅特性で
あり、１０９はカスケード・カレントミラー負荷差動増
幅回路の位相特性である。

第９図に示したように、振幅の高域カットオフ周波数は
、この実施例の方が高くなっている。ざらに、カスケー
ド。カレントミラー負荷差動増幅回路の振幅・位相特性
が１０ＨＨ２付近で乱れており、好ましくない特性を示
している。ゆえに、この実施例の差動増幅回路は、従来
のカスケード・カレントミラー負荷差動増幅回路と比較
して、非常に少ない構成素子数で若干ではあるが周波数
帯域が広くなっている。また、従来のカスケード・カレ
ントミラー負荷差動増幅回路が電流出力なのに対して、
この実施例が重圧出力であるために、出力インピーダン
スもこの実施例のほうが低くなっている。

なお、第１図に示した実施例では、トランジスタ１．２
のエミッタ端子どうしの接続点と電源の低電位側（Ｖ　
ｓｓ　）との囚に電流源３を接続したが、ｆｉｌ流源で
はなく抵抗としてもよい。

次に、第２の実施例を第２図に示す。第２の実施例は、
第１図に示した第１の実施例の応用例であり、第１の実
施例の出力端子０１ＪＴにもう１段増幅回路を接続し、
２段アンプとし゛たものである。

第２図において、符号１〜５およびＩＮ１〜ＩＮ２．０
ＬＪＴをつけた素子および端子は、第１図に示した素子
と同じである。トランジスタ２のコレクタ端子とトラン
ジスタ５のエミッタ端子との接続点にトランジスタ６０
ベース端子が接続される。このトランジスタ６のエミッ
タ端子が抵抗７を介して電源の高電位電源側へ接続され
、トランジスタ６のコレクター子が抵抗８を介して電源
の低電位電源側に接続される。さらに、トランジスタ６
のコレクターベース端子間に位相補償用キャパシタ９が
接続されている。

第２の実施例にように、２段アンプとした場合、初段の
増幅回路の出力インピーダンスと位相補償用キャパシタ
９によるミラー積分回路が構成され、初段の増幅回路の
高周波特性を制限するようになる。しかし、前記のごと
く初段の増幅回路の出力インピーダンスが低いために、
高周波特性に対する影響が少なく、２段めの増幅回路の
性能を充分に引き出すことが可能となる。また、位相補
償用キャパシタ９が、初段の増幅回路の高周波特性に影
響を与えないため、２段めの増幅回路の帯域調整を効果
的に行え、スタガー比を調整しやすい。

次に、第３の実施例を第３図に示す。第３の実施例も、
第１の実施例の応用例である。第３図は、第１の実施例
に示した差動増幅回路からなる初段の増幅回路３０１と
、電圧増幅回路である２段めの増幅回路３０２と、電流
増幅回路である３段めの増幅回路３０３とによって構成
されるＯＰアンプ形式の増幅回路である。

初段の増幅回路３０１は、トランジスタ１，２゜５と電
流ｉ１３および抵抗４からなる第１図に示した差動増幅
回路と、該差動増幅回路と同様の構成でトランジスタ１
．２．５の導電形を反転させたトランジスタ２１．２２
．２５と電流源２３および抵抗２４からなる差動増幅回
路とから構成されている。この２つの差動増幅回路は、
トランジスタ１．２１のベースどうしを接続し、その接
続点を入ノＪＥ子ＴＮＩとする。そして、トランジスタ
２．２２のベースどうしを接続し、その接続点を入力端
子ＩＮ２としている。したがって、入力端子ＩＮ１．Ｉ
Ｎ２から見て、電源の高電位電源側と低電位電源側が対
称となった形式をしている。

２段目の増幅回路は、電源の高電位電源側−低電位電源
側間に直列接続されている抵抗７．トランジスタ６、電
圧源３２．トランジスタ２６゜２７と、トランジスタ６
のコレクタ端子とトランジスタ６のベース端子との間に
接続された位相補償用キャパシタ９と、トランジスタ２
６のコレクタ端子とトランジスタ２６のベース端子との
間に接続された位相補償用キャパシタ２９とから構成さ
れている。そして、トランジスタ６０ベース端子と位相
補償用キャパシタ９との接続点は、トランジスタ２のエ
ミッタ端子とトランジスタ５のコレクタ端子との接続点
に接続されている。また、トランジスタ２６のベース端
子と位相補償用キャパシタ２９との接続点は、トランジ
スタ２２のエミッタ端子とトランジスタ２５のコレクタ
端子との接続点に接続されている。この回路も、１Ｉｆ
ｉｉ３２から見て電源の高電位電源側と低電位電源側が
対称となった形式をしている。

３段目の増幅回路は、電源の高電位電源側−低電位電源
側間に直列接続されているトランジスタ１０と、抵抗１
１と、抵抗３１と、トランジスタ３０とから構成されて
いる。この回路も、出力端子０ＬＪＴから見て電源の高
電位電源側と低電位電源側が対称となった形式をしてい
る。

このように、電源の高電位電源側と低電位電源側の構成
が対称となるようにしたことにより、２段めの電圧増幅
回路は、プッシュプル動作するので偶数歪みを低減する
ことができ、正側負側共にコレクタ出力となるので電源
ノイズの影響を受けにくく、電源電圧変動にも強くなる
。

なお、上記の説明は、バイポーラトランジスタを用いて
行ったが、ＭＯＳトランジスタを用いても同様の効果が
あることはいうまでもない。

〔発明の効果〕

以上、具体的な実施例に基づいて説明してきたように、
差動増幅回路のｔＩ４萄に、エミッタフォロアを接続し
た構成としたために、第２トランジスタのベース電位と
コレクタ電位が同位相で動作するために、ミラー効果が
発生しない。さらに第２トランジスタのコレクタ電位が
第３トランジスタのエミッタフォロアにより第１トラン
ジスタのコレクタ端子へ伝達されるために、第１トラン
ジスタにもミラー効果が発生しない。したがって、少な
い回路構成素子数で＾周波特性を改善することができ、
広帯域化することができる。さらに、エミッタフォロア
出力であるために、出力インピーダンスを非常に小さく
することができるという効果が得られる。

【図面の簡単な説明】

第１図は、この発明の第１の実施例を示す図、第２図は
、この発明の第２の実施例を示す図、第３図は、この発
明の第３の実施例を示す図、第４図は、この発明の第１
の実施例の負荷接続図、 第５図は、従来図、 第６図〜第９図は、この発明の第１の実施例の周波数特
性と従来例の周波数特性との比較を示した図である。 １、２，５．６．１Ｇ、２１　、２２，２５．２６．３
０．５０５．５０６．５０８，５０９−・・トランジス
タ、３．２３・・・電ＦｉＬ源、４、７．２４．２７．
５０１　、５０２．５０３．５０４　、神←Φ特）・・
・抵抗、３２、５０７・・・電圧源 特許出願人　　　　日産自動車株式会社第 図 第 図 第 図 ■ 第 図 第 図 １！。 第６図 ＦＲＥＱＵＥＮＣＹ　（Ｈｚ）

Claims (1)

【特許請求の範囲】
1. ベース端子を第１入力端子とする第１トランジスタと、
   ベース端子を第２入力端子とする第２トランジスタと、
   前記第１および第２トランジスタのエミッタ端子どうし
   の接続点と電源の第１電位側との間に接続した電流源と
   、前記第１トランジスタのコレクタ端子と前記電源の第
   ２電位側との間に接続した抵抗負荷と、前記第１トラン
   ジスタのコレクタ端子と前記抵抗負荷との接続点にベー
   ス端子を接続し、さらに前記電源の第２電位側にコレク
   タ端子を接続した第３トランジスタと、前記第２トラン
   ジスタのコレクタ端子と前記第３トランジスタのエミッ
   タ端子とを接続した接続点を出力端子としたことを特徴
   とする差動増幅回路。