JPH0410419A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0410419A JPH0410419A JP11388790A JP11388790A JPH0410419A JP H0410419 A JPH0410419 A JP H0410419A JP 11388790 A JP11388790 A JP 11388790A JP 11388790 A JP11388790 A JP 11388790A JP H0410419 A JPH0410419 A JP H0410419A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon oxide
- oxide film
- substrate
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000002048 anodisation reaction Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000001131 transforming effect Effects 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 238000003487 electrochemical reaction Methods 0.000 abstract description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 abstract 3
- 235000019441 ethanol Nutrition 0.000 abstract 2
- 239000000203 mixture Substances 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、特に素子分離用シリ
コン酸化膜を形成する技術に関する。
コン酸化膜を形成する技術に関する。
従来の技術
最近の半導体プロセスではホトリソ工程がますます高精
度化しているため半導体基板にマスクを密着させるため
半導体基板の表面の平面度について高い水準が要求され
ている。
度化しているため半導体基板にマスクを密着させるため
半導体基板の表面の平面度について高い水準が要求され
ている。
従来、この種の半導体装置の製造方法の一例は、第２図
（ａ）、 （ｂ）に示すような構成であった。
（ａ）、 （ｂ）に示すような構成であった。
まず、第２図（ａ）に示すように、Ｐ型のシリコン基板
１１上にシリコン酸化膜１２およびシリコン窒化膜１３
を形成した後、素子分離用シリコン酸化膜１５を形成す
る領域のシリコン酸化膜１２およびシリコン窒化膜１３
をエツチングにより取り除（。
１１上にシリコン酸化膜１２およびシリコン窒化膜１３
を形成した後、素子分離用シリコン酸化膜１５を形成す
る領域のシリコン酸化膜１２およびシリコン窒化膜１３
をエツチングにより取り除（。
次に第２図（ｂ）に示すように酸素を含む気体中で熱酸
化し素子分離用シリコン酸化膜１５を形成する。
化し素子分離用シリコン酸化膜１５を形成する。
発明が解決しようとする課題
このような従来の工程では、Ｐ型のシリコン基板１１上
に素子分離用シリコン酸化膜１５を形成する際、素子分
離用シリコン酸化膜１５が、先にＰ型のシリコン基板１
１上に形成されているシリコン酸化膜１２の開口端部１
２゛の下方のＰ型のシリコン基板１１上にもぐり込んで
形成されるため、シリコン酸化膜１２の開口端部１２゛
とその上に形成されているシリコン窒化膜１３の開口端
部１３゛が押入上げられ、素子表面に凹凸が発生するた
めにその後の微細化工程に不適当であることと、素子分
離用シリコン酸化膜１５周辺部にストレスが生じＰ型の
シリコン基板１１に結晶欠陥を引き起こすという問題点
があった。
に素子分離用シリコン酸化膜１５を形成する際、素子分
離用シリコン酸化膜１５が、先にＰ型のシリコン基板１
１上に形成されているシリコン酸化膜１２の開口端部１
２゛の下方のＰ型のシリコン基板１１上にもぐり込んで
形成されるため、シリコン酸化膜１２の開口端部１２゛
とその上に形成されているシリコン窒化膜１３の開口端
部１３゛が押入上げられ、素子表面に凹凸が発生するた
めにその後の微細化工程に不適当であることと、素子分
離用シリコン酸化膜１５周辺部にストレスが生じＰ型の
シリコン基板１１に結晶欠陥を引き起こすという問題点
があった。
本発明はかかる点に鑑みてなされたもので、前記課題を
解決し素子分離用シリコン酸化膜１５の形成にともなう
凹凸の発生を軽減し、なおかつ素子分離用シリコン酸化
膜１５からのストレスを軽減できる素子分離用シリコン
酸化膜１５を形成する半導体装置の製造方法を提供する
ことを目的とするものである。
解決し素子分離用シリコン酸化膜１５の形成にともなう
凹凸の発生を軽減し、なおかつ素子分離用シリコン酸化
膜１５からのストレスを軽減できる素子分離用シリコン
酸化膜１５を形成する半導体装置の製造方法を提供する
ことを目的とするものである。
課題を解決するための手段
この課題を解決するために、本発明の半導体装置の製造
方法は素子分離用シリコン酸化膜を形成する熱酸化を行
なう前に、素子分離用シリコン酸化膜を形成する領域の
シリコン基板の表面層を陽極化成法により多孔質シリコ
ン層に変成し、その多孔質シリコン層を酸化して素子分
離用シリコン酸化膜を形成するものである。
方法は素子分離用シリコン酸化膜を形成する熱酸化を行
なう前に、素子分離用シリコン酸化膜を形成する領域の
シリコン基板の表面層を陽極化成法により多孔質シリコ
ン層に変成し、その多孔質シリコン層を酸化して素子分
離用シリコン酸化膜を形成するものである。
作用
この構成により、陽極化成法により変成した多孔質シリ
コン層は微小孔を多数含みその表面積が非常に大きいた
め、その多孔質シリコン層に後の工程で熱酸化法により
素子分離用シリコン酸化膜を形成しても、表面層だけで
なく内部の微小孔の表面も酸化されるため、表面層の体
積増加が少ない。
コン層は微小孔を多数含みその表面積が非常に大きいた
め、その多孔質シリコン層に後の工程で熱酸化法により
素子分離用シリコン酸化膜を形成しても、表面層だけで
なく内部の微小孔の表面も酸化されるため、表面層の体
積増加が少ない。
実施例
以下本発明の半導体装置の一実施例について図面を用い
て説明する。
て説明する。
第１図（ａ）に示すように、Ｐ型のシリコン基板１上に
シリコン酸化膜２およびシリコン窒化膜３を形成した後
、素子分離用シリコン酸化膜を形成する領域のシリコン
酸化膜２およびシリコン窒化膜３をエツチングにより取
り除く。
シリコン酸化膜２およびシリコン窒化膜３を形成した後
、素子分離用シリコン酸化膜を形成する領域のシリコン
酸化膜２およびシリコン窒化膜３をエツチングにより取
り除く。
次に第１図（ｂ）に示すように、素子分離用シリコン酸
化膜を形成しようとする領域のＰ型のシリコン基板１の
表面層を陽極化成法を用い多孔質シリコン層４に変成す
る。多孔質シリコン層４は、シリコン単結晶をフッ酸溶
液中で陽極化成することにより得られ、数〜数１０ｎｍ
の微小孔を多数含み、その表面積が非常に大きい（２０
０〜８００＋Ｊ／ｃｄ）ことから、短時間で低い温度で
の酸化が可能である。陽極化成法を用いてＰ型のシリコ
ン基板の表面層を多孔質シリコン層４に変受成する方法
の一例を示す。Ｐ型のシリコン基板１をエタノールを混
合したフッ酸溶液（ＨＦ ： Ｈ２Ｏ：Ｃ２Ｈ５０Ｈ＝
１ ： １ ： ２）の中で数ｍ Ａ ／ ｃ！の電流
を数十秒速じることにより、電気化学的反応によりＰ型
のシリコン基板１の表面を厚さ数百ｎｍの多孔質シリコ
ン層４に変成する。
化膜を形成しようとする領域のＰ型のシリコン基板１の
表面層を陽極化成法を用い多孔質シリコン層４に変成す
る。多孔質シリコン層４は、シリコン単結晶をフッ酸溶
液中で陽極化成することにより得られ、数〜数１０ｎｍ
の微小孔を多数含み、その表面積が非常に大きい（２０
０〜８００＋Ｊ／ｃｄ）ことから、短時間で低い温度で
の酸化が可能である。陽極化成法を用いてＰ型のシリコ
ン基板の表面層を多孔質シリコン層４に変受成する方法
の一例を示す。Ｐ型のシリコン基板１をエタノールを混
合したフッ酸溶液（ＨＦ ： Ｈ２Ｏ：Ｃ２Ｈ５０Ｈ＝
１ ： １ ： ２）の中で数ｍ Ａ ／ ｃ！の電流
を数十秒速じることにより、電気化学的反応によりＰ型
のシリコン基板１の表面を厚さ数百ｎｍの多孔質シリコ
ン層４に変成する。
さらに、第１図（Ｃ）に示すように酸素に含む気体中で
熱酸化し、多孔質シリコン層４上に素子分離用シリコン
酸化膜５を形成する。
熱酸化し、多孔質シリコン層４上に素子分離用シリコン
酸化膜５を形成する。
第１図（ｂ）、 （Ｃ）の工程が従来例第２図（ｂ）の
工程と対応しており、以降の半導体装置形成工程は通常
の工程へとつながれる。
工程と対応しており、以降の半導体装置形成工程は通常
の工程へとつながれる。
発明の効果
以上の実施例の説明で明らかなように本発明の半導体装
置の製造方法によれば、素子分離用シリコン酸化膜形成
にともなう凹凸の発生を軽減し、なおかつ素子分離用シ
リコン酸化膜からのストレスを軽減することによりシリ
コン基板の結晶欠陥を軽減できる。
置の製造方法によれば、素子分離用シリコン酸化膜形成
にともなう凹凸の発生を軽減し、なおかつ素子分離用シ
リコン酸化膜からのストレスを軽減することによりシリ
コン基板の結晶欠陥を軽減できる。
さらに、熱酸化を行なう際に従来より短時間かつ低温で
形成できるため、バーズビークも低減でき、熱的なスト
レスも軽減するという効果が得られる。
形成できるため、バーズビークも低減でき、熱的なスト
レスも軽減するという効果が得られる。
第１図は本発明の一実施例による半導体装置の製造方法
を工程順に示す半導体素子基板の断面図、第２図は従来
の半導体装置の製造方法の一実施例を工程順に示す半導
体素子基板の断面図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・シリコン窒化膜、４・・・・・
・多孔質シリコン層、５・・・・・・素子分離用シリコ
ン酸化膜。
を工程順に示す半導体素子基板の断面図、第２図は従来
の半導体装置の製造方法の一実施例を工程順に示す半導
体素子基板の断面図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・シリコン窒化膜、４・・・・・
・多孔質シリコン層、５・・・・・・素子分離用シリコ
ン酸化膜。
Claims (1)
- シリコン基板にシリコン酸化膜を形成し、さらに前記
シリコン酸化膜上にシリコン窒化膜を形成した後、素子
分離用シリコン酸化膜を前記シリコン基板上に形成する
ため、前記素子分離用シリコン酸化膜を形成する領域の
前記シリコン基板上に形成した前記シリコン酸化膜と前
記シリコン窒化膜を除去し、素子分離用シリコン酸化膜
を形成しない領域をマスクした後、素子分離用シリコン
酸化膜を形成する領域のシリコン基板表面層を陽極化成
法により多孔質シリコン層に変成する工程と、前記多孔
質シリコン層を酸化する工程とを有する半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11388790A JPH0410419A (ja) | 1990-04-26 | 1990-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11388790A JPH0410419A (ja) | 1990-04-26 | 1990-04-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410419A true JPH0410419A (ja) | 1992-01-14 |
Family
ID=14623620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11388790A Pending JPH0410419A (ja) | 1990-04-26 | 1990-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410419A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10036725A1 (de) * | 2000-07-27 | 2002-02-14 | Infineon Technologies Ag | Verfahren zur Bildung eines Isolators mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat |
| WO2002045146A1 (en) * | 2000-11-30 | 2002-06-06 | Telephus, Inc. | Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same |
| KR100329751B1 (ko) * | 1995-12-16 | 2002-10-25 | 주식회사 하이닉스반도체 | 다공질실리콘막을이용한산화막제조방법 |
-
1990
- 1990-04-26 JP JP11388790A patent/JPH0410419A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329751B1 (ko) * | 1995-12-16 | 2002-10-25 | 주식회사 하이닉스반도체 | 다공질실리콘막을이용한산화막제조방법 |
| DE10036725A1 (de) * | 2000-07-27 | 2002-02-14 | Infineon Technologies Ag | Verfahren zur Bildung eines Isolators mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat |
| DE10036725C2 (de) * | 2000-07-27 | 2002-11-28 | Infineon Technologies Ag | Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat |
| US6713364B2 (en) | 2000-07-27 | 2004-03-30 | Infineon Technologies Ag | Method for forming an insulator having a low dielectric constant on a semiconductor substrate |
| WO2002045146A1 (en) * | 2000-11-30 | 2002-06-06 | Telephus, Inc. | Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6181649A (ja) | 半導体装置の製造方法 | |
| JPH0410419A (ja) | 半導体装置の製造方法 | |
| JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
| JP2571348B2 (ja) | シリコン微細構造におけるストッパーの製造方法 | |
| JPH1187489A (ja) | ポーラスシリコンを用いた素子分離膜形成方法 | |
| JPS618944A (ja) | 半導体装置およびその製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPS6231492B2 (ja) | ||
| JPH02132830A (ja) | 選択酸化方法 | |
| KR0149229B1 (ko) | 반도체 소자 격리방법 | |
| JPS59107534A (ja) | 半導体装置の製造方法 | |
| GB2333531A (en) | Production of a monocrystalline layer | |
| JPS62112342A (ja) | 素子分離領域の形成方法 | |
| WO2024045270A1 (zh) | 一种叠层结构及其制备方法、图形转移方法、返工方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| CN120793837A (zh) | 一种高可靠性跨台阶mems芯片电极层的制备方法 | |
| JPH01283854A (ja) | 半導体装置の製造方法 | |
| JPS6367736A (ja) | 半導体基板の製造方法 | |
| JPS61107740A (ja) | 半導体装置の製造方法 | |
| JPS6136380B2 (ja) | ||
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS5918672A (ja) | 薄膜半導体装置 | |
| JPS5835930A (ja) | 半導体装置の製造方法 | |
| JPH07153753A (ja) | 半導体装置の製造方法 |