JPH0410700Y2 - - Google Patents
Info
- Publication number
- JPH0410700Y2 JPH0410700Y2 JP1990020545U JP2054590U JPH0410700Y2 JP H0410700 Y2 JPH0410700 Y2 JP H0410700Y2 JP 1990020545 U JP1990020545 U JP 1990020545U JP 2054590 U JP2054590 U JP 2054590U JP H0410700 Y2 JPH0410700 Y2 JP H0410700Y2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- ceramic base
- ceramic
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は半導体装置に関し、特に、セラミツク
等でパツケージされた半導体装置に関するもので
ある。
等でパツケージされた半導体装置に関するもので
ある。
通常、チツプ、ダイ等のシリコンウエーハから
作成されるシリコンデバイスはセラミツク基板上
に装着され、パツケージされた半導体装置を構成
している。このような半導体装置において、セラ
ミツクとシリコンデバイスとでは平坦度に相違が
あり、例えば、セラミツク0.005インチ（約0.127
mm）に対してシリコンウエーハ0.0002インチ（約
0.0051mm）である。従来、セラミツクパツケージ
に収容されたシリコンデバイスにあつては、当該
シリコンデバイスはかなり小さく、その長さ対幅
の比（縦横比）は１に近い。そのため、セラミツ
クとシリコンデバイスとの間の平坦度の不整合が
あつてもそう大きな問題とはならない。
作成されるシリコンデバイスはセラミツク基板上
に装着され、パツケージされた半導体装置を構成
している。このような半導体装置において、セラ
ミツクとシリコンデバイスとでは平坦度に相違が
あり、例えば、セラミツク0.005インチ（約0.127
mm）に対してシリコンウエーハ0.0002インチ（約
0.0051mm）である。従来、セラミツクパツケージ
に収容されたシリコンデバイスにあつては、当該
シリコンデバイスはかなり小さく、その長さ対幅
の比（縦横比）は１に近い。そのため、セラミツ
クとシリコンデバイスとの間の平坦度の不整合が
あつてもそう大きな問題とはならない。
しかしながら、シリコンデバイスが大きな縦横
比をもつている場合、セラミツクとシリコンデバ
イスとの間の平坦度の不整合に因つて壊れやすく
なるという問題点があつた。また、シリコンデバ
イスを電気的に接続するためのボンデイングパツ
ドがシリコンデバイスの特定個所に集中する場合
には、この不整合に起因する壊れやすいという問
題はより深刻となる。
比をもつている場合、セラミツクとシリコンデバ
イスとの間の平坦度の不整合に因つて壊れやすく
なるという問題点があつた。また、シリコンデバ
イスを電気的に接続するためのボンデイングパツ
ドがシリコンデバイスの特定個所に集中する場合
には、この不整合に起因する壊れやすいという問
題はより深刻となる。
また、セラミツク基板にシリコンデバイスを装
着する際に考慮すべきこととして、セラミツクと
シリコンデバイスとの間に熱的な不整合があると
いうことである。例えば、セラミツク×10-6イン
チ（約17.78×10-6cm）／℃に対してシリコンウ
エーハ２〜７×10-6インチ（約5.08〜17.78×10-6
cm）／℃であり、セラミツクとシリコンデバイス
とでは温度特性が相違する。そのため、装着、配
線のときにもろくなるという問題点があつた。
着する際に考慮すべきこととして、セラミツクと
シリコンデバイスとの間に熱的な不整合があると
いうことである。例えば、セラミツク×10-6イン
チ（約17.78×10-6cm）／℃に対してシリコンウ
エーハ２〜７×10-6インチ（約5.08〜17.78×10-6
cm）／℃であり、セラミツクとシリコンデバイス
とでは温度特性が相違する。そのため、装着、配
線のときにもろくなるという問題点があつた。
本考案は、このような点に鑑み、セラミツクと
シリコンデバイスとの間に不整合があつても、壊
れにくい半導体装置を提供することを目的とす
る。
シリコンデバイスとの間に不整合があつても、壊
れにくい半導体装置を提供することを目的とす
る。
このような目的を達成するために、本考案にあ
つては、セラミツクベースと、該セラミツクベー
スの一表面上に装着され、長手状のデバイス装着
位置および該装着位置に隣接する一端を有する導
体が複数同一表面上に形成されたシリコン基板
と、デバイス装着位置に装置され、複数の電気的
接続用端を有する長手状のシリコンデバイスと、
セラミツクベースから延びている複数の端子と、
シリコン基板およびシリコンデバイスを覆い、セ
ラミツクベースに接着されたカバーとを備え、電
気的接続用端を複数の導体の一端と電気的に接続
し、複数の導体の他端を複数の端子と電気的に接
続するように構成している。
つては、セラミツクベースと、該セラミツクベー
スの一表面上に装着され、長手状のデバイス装着
位置および該装着位置に隣接する一端を有する導
体が複数同一表面上に形成されたシリコン基板
と、デバイス装着位置に装置され、複数の電気的
接続用端を有する長手状のシリコンデバイスと、
セラミツクベースから延びている複数の端子と、
シリコン基板およびシリコンデバイスを覆い、セ
ラミツクベースに接着されたカバーとを備え、電
気的接続用端を複数の導体の一端と電気的に接続
し、複数の導体の他端を複数の端子と電気的に接
続するように構成している。
本考案の半導体装置にあつては、長手状のシリ
コンデバイスはシリコン基板に装着され、当該シ
リコン基板がセラミツクベースに装着される。シ
リコンデバイスとシリコン基板は同様な平坦度お
よび温度特性を有する。従つて、デバイスとセラ
ミツクベースとの不整合が大きくてもシリコンデ
バイスは壊れにくい。
コンデバイスはシリコン基板に装着され、当該シ
リコン基板がセラミツクベースに装着される。シ
リコンデバイスとシリコン基板は同様な平坦度お
よび温度特性を有する。従つて、デバイスとセラ
ミツクベースとの不整合が大きくてもシリコンデ
バイスは壊れにくい。
以下、図面を参照して本考案の実施例について
詳細に説明する。
詳細に説明する。
第１図に本考案の一実施例の半導体装置に使用
されるシリコンデバイスを示す。図において、シ
リコンデバイス１０は電荷結合デバイス（CCD）
を配列したものであり、例えばイメージセンサと
して使用される。このシリコンデバイス１０は薄
く、CCDアレー１１と共にその両端にグループ
化された接触パツド１２および１３が備わつてい
る。このシリコンデバイス１０の縦横比は約20対
１である。なお、大きな縦横比であつてもよく、
必要に応じて各種のサイズのものが選ばれる。
されるシリコンデバイスを示す。図において、シ
リコンデバイス１０は電荷結合デバイス（CCD）
を配列したものであり、例えばイメージセンサと
して使用される。このシリコンデバイス１０は薄
く、CCDアレー１１と共にその両端にグループ
化された接触パツド１２および１３が備わつてい
る。このシリコンデバイス１０の縦横比は約20対
１である。なお、大きな縦横比であつてもよく、
必要に応じて各種のサイズのものが選ばれる。
第２図は、第１図の接触パツド１２および１３
を有するシリコンデバイス１０を拡大して示す。
を有するシリコンデバイス１０を拡大して示す。
第３図に本考案の一実施例の半導体装置に使用
されるシリコン基板を示す。図において、シリコ
ン基板２０はシリコンデバイス１０に比べて大き
いサイズを有し、例えばシリコンウエーハから作
成される。このシリコン基板２０の表面上には、
電気的な導体パターンが規定かつ配置されてい
る。この導体パターンとして、中心導体ライン２
１と共に、複数の導体ライン２２および２３が形
成されている。中心導体ライン２１はシリコンデ
バイス１０が接着される位置を提供するものであ
り、シリコン基板２０の中心部分で細長く延びて
いる。複数の導体ライン２２の一端は接触部分２
４であり、中心導体ライン２１の一端に隣接して
いる。中心導体ライン２１の他端には、複数の導
体ライン２３の一端である接触部分２５が隣接し
ている。これら導体ライン２２および２３の他端
は接触部分２４および２５から離れており、接触
パツド２６および２７がシリコン基板２０の端部
に沿つて形成されている。
されるシリコン基板を示す。図において、シリコ
ン基板２０はシリコンデバイス１０に比べて大き
いサイズを有し、例えばシリコンウエーハから作
成される。このシリコン基板２０の表面上には、
電気的な導体パターンが規定かつ配置されてい
る。この導体パターンとして、中心導体ライン２
１と共に、複数の導体ライン２２および２３が形
成されている。中心導体ライン２１はシリコンデ
バイス１０が接着される位置を提供するものであ
り、シリコン基板２０の中心部分で細長く延びて
いる。複数の導体ライン２２の一端は接触部分２
４であり、中心導体ライン２１の一端に隣接して
いる。中心導体ライン２１の他端には、複数の導
体ライン２３の一端である接触部分２５が隣接し
ている。これら導体ライン２２および２３の他端
は接触部分２４および２５から離れており、接触
パツド２６および２７がシリコン基板２０の端部
に沿つて形成されている。
第４図、第５図および第６図は、第１図〜第３
図のシリコンデバイスおよびシリコン基板を収容
するパツケージを示す。第４図〜第６図におい
て、外部に伸びている端子３６を有するセラミツ
クベース３５は、ガラスカバー３７で覆われてい
る。このセラミツクベース３５は凹状の窪み部３
８を形成しており、そこに平面部３９を有する。
平面部３９上にシリコン基板２０およびシリコン
デバイス１０を装着した後に、ガラスカバー３７
がセラミツクベース３５上に接着される。
図のシリコンデバイスおよびシリコン基板を収容
するパツケージを示す。第４図〜第６図におい
て、外部に伸びている端子３６を有するセラミツ
クベース３５は、ガラスカバー３７で覆われてい
る。このセラミツクベース３５は凹状の窪み部３
８を形成しており、そこに平面部３９を有する。
平面部３９上にシリコン基板２０およびシリコン
デバイス１０を装着した後に、ガラスカバー３７
がセラミツクベース３５上に接着される。
第７図はセラミツクベースにガラスカバーを取
付けた状態のパツケージを示す。図において、例
えばエポキシ樹脂接着剤によつてセラミツクベー
ス３５上にガラスカバー３７を接着する。
付けた状態のパツケージを示す。図において、例
えばエポキシ樹脂接着剤によつてセラミツクベー
ス３５上にガラスカバー３７を接着する。
本実施例の半導体装置にあつては、CCDアレ
ー１１に向けられた光を通す必要がある特定の構
成としているので、透光性のガラスカバー３７に
よつて覆うようにしている。しかしながら、透光
性とする必要がない半導体装置ならば、例えばセ
ラミツクあるいは金属のカバーとしてもよい。
ー１１に向けられた光を通す必要がある特定の構
成としているので、透光性のガラスカバー３７に
よつて覆うようにしている。しかしながら、透光
性とする必要がない半導体装置ならば、例えばセ
ラミツクあるいは金属のカバーとしてもよい。
第８図はセラミツクベース上に装着されたシリ
コンデバイスおよびシリコン基板を示す。ここ
で、第７図の場合と同様に組み立てられた半導体
装置を示している。セラミツクベース３５を貫通
し固着された端子３６は、平面部３９上の金属化
された接触パツド４０に接続されている。シリコ
ン基板２０はエポキシ樹脂接着剤によつて平面部
３９に接着され、シリコン基板２０にシリコンデ
バイス１０が接着されている。ボンデイングワイ
ヤ４１によつて、両導体ライン２２，２３の接触
部分２４，２５と、シリコンデバイス１０上の接
触パツド１２，１３とが電気的に相互接続されて
いる。同様に、ボンデイングワイヤ４２により、
導体ライン２２，２３の接触パツド２６，２７と
接触パツド４０とが相互に電気的接続されてい
る。
コンデバイスおよびシリコン基板を示す。ここ
で、第７図の場合と同様に組み立てられた半導体
装置を示している。セラミツクベース３５を貫通
し固着された端子３６は、平面部３９上の金属化
された接触パツド４０に接続されている。シリコ
ン基板２０はエポキシ樹脂接着剤によつて平面部
３９に接着され、シリコン基板２０にシリコンデ
バイス１０が接着されている。ボンデイングワイ
ヤ４１によつて、両導体ライン２２，２３の接触
部分２４，２５と、シリコンデバイス１０上の接
触パツド１２，１３とが電気的に相互接続されて
いる。同様に、ボンデイングワイヤ４２により、
導体ライン２２，２３の接触パツド２６，２７と
接触パツド４０とが相互に電気的接続されてい
る。
第９図は８個のシリコン基板が形成されたシリ
コンウエーハを示す。第９図において、上述した
シリコン基板２０を形成するための１つの特定構
成を示す。シリコンウエーハ５０はそこに形成さ
れた複数の導体パターンを有する。このパターン
形成は従来の方法で行われ、次のステツプから成
る。例えば、熱酸化によりウエーハ面を酸化し、
絶縁層を形成する。次に、例えば、アルミニウム
の導電性層を蒸着する。写真平板エツチング法に
よつて導体パターンを形成する。これが、中心導
体ライン２１であり、また、導体ライン２２，２
３および接触部分２４，２５である。しかる後、
シリコンウエーハ５０は必要に応じて保護層によ
つて被覆され、ボンデイング個所およびパツドは
被覆されない。
コンウエーハを示す。第９図において、上述した
シリコン基板２０を形成するための１つの特定構
成を示す。シリコンウエーハ５０はそこに形成さ
れた複数の導体パターンを有する。このパターン
形成は従来の方法で行われ、次のステツプから成
る。例えば、熱酸化によりウエーハ面を酸化し、
絶縁層を形成する。次に、例えば、アルミニウム
の導電性層を蒸着する。写真平板エツチング法に
よつて導体パターンを形成する。これが、中心導
体ライン２１であり、また、導体ライン２２，２
３および接触部分２４，２５である。しかる後、
シリコンウエーハ５０は必要に応じて保護層によ
つて被覆され、ボンデイング個所およびパツドは
被覆されない。
次いで、シリコンウエーハ５０はライン５１に
沿つて分割され、複数（本実施例の場合８個）の
シリコン基板が作成される。次に、シリコン基板
はセラミツクベース上に装着され、シリコンデバ
イスがシリコン基板に接着される。また、シリコ
ンデバイスに関して必要なワイヤボンデイングが
行われ、シリコンベースにカバーが接着される。
沿つて分割され、複数（本実施例の場合８個）の
シリコン基板が作成される。次に、シリコン基板
はセラミツクベース上に装着され、シリコンデバ
イスがシリコン基板に接着される。また、シリコ
ンデバイスに関して必要なワイヤボンデイングが
行われ、シリコンベースにカバーが接着される。
第１図に示したシリコンデバイスは実物寸法の
約２倍である。例えば、長さ約１インチ（約2.54
cm）、幅約0.040インチ（約1.02mm）である。同様
に、第４図から第８図も実物寸法の約２倍で示さ
れている。第２図のシリコンデバイスおよび第３
図のシリコン基板は説明上拡大されている。シリ
コンデバイスの実際の大きさは変形可能である。
従つて、例えば、長さ対幅の比は10以上とするこ
ともでき、また、それよりもかなり小さい値とす
ることもできる。
約２倍である。例えば、長さ約１インチ（約2.54
cm）、幅約0.040インチ（約1.02mm）である。同様
に、第４図から第８図も実物寸法の約２倍で示さ
れている。第２図のシリコンデバイスおよび第３
図のシリコン基板は説明上拡大されている。シリ
コンデバイスの実際の大きさは変形可能である。
従つて、例えば、長さ対幅の比は10以上とするこ
ともでき、また、それよりもかなり小さい値とす
ることもできる。
シリコン基板上の空き部分に他の素子を組み込
むこともできる。例えば、能動回路素子をシリコ
ン基板に組み込み、シリコン基板が単なる装着お
よび相互接続平面となる以外の機能を果たさせる
こともできる。組み込み可能な素子としては、例
えば、トランジスタ、ダイオード、抵抗器があ
り、その他にもポリシリコンヒユーズ、高圧ドラ
イバ等がある。
むこともできる。例えば、能動回路素子をシリコ
ン基板に組み込み、シリコン基板が単なる装着お
よび相互接続平面となる以外の機能を果たさせる
こともできる。組み込み可能な素子としては、例
えば、トランジスタ、ダイオード、抵抗器があ
り、その他にもポリシリコンヒユーズ、高圧ドラ
イバ等がある。
第１０図に、そのようなシリコン基板に別の素
子を組み込んだ状態の例を示す。図において、シ
リコン基板にいくつかの素子６０が組み込まれて
おり、各素子６０は必要に応じて導体ライン２
２、導体ライン２３と接続される。このような組
み込み素子の数および構成は多数の変形態様があ
る。例えば、各組み込み素子をシリコンデバイス
１０と連係する導体ライン２２、導体ライン２３
と接続したり、または、シリコン基板上に各素子
用の別の配線パターンを形成し得る。
子を組み込んだ状態の例を示す。図において、シ
リコン基板にいくつかの素子６０が組み込まれて
おり、各素子６０は必要に応じて導体ライン２
２、導体ライン２３と接続される。このような組
み込み素子の数および構成は多数の変形態様があ
る。例えば、各組み込み素子をシリコンデバイス
１０と連係する導体ライン２２、導体ライン２３
と接続したり、または、シリコン基板上に各素子
用の別の配線パターンを形成し得る。
このように、本実施例にあつてはシリコンデバ
イス１０より大きなシリコン基板２０を用いてお
り、シリコンとセラミツクとで平坦度等の不整合
があつても、シリコンデバイス１０に歪みが生じ
ることはない。
イス１０より大きなシリコン基板２０を用いてお
り、シリコンとセラミツクとで平坦度等の不整合
があつても、シリコンデバイス１０に歪みが生じ
ることはない。
上述したように、本考案によれば、シリコン基
板を介在させ、当該シリコン基板の上にシリコン
デバイスを装着することによつて、当該シリコン
デバイスとセラミツクベースとの間に平坦度等の
不整合があつても壊れにくい半導体装置を実現す
ることができる。
板を介在させ、当該シリコン基板の上にシリコン
デバイスを装着することによつて、当該シリコン
デバイスとセラミツクベースとの間に平坦度等の
不整合があつても壊れにくい半導体装置を実現す
ることができる。
第１図は本考案の一実施例に使用されるシリコ
ンデバイスを示す平面図、第２図は第１図のシリ
コンデバイスの拡大図、第３図は第１図、第２図
に示すシリコンデバイスが装着されるもので本考
案の一実施例に使用されるシリコン基板を示す平
面図、第４図、第５図および第６図は第１図、第
２図および第３図のシリコンデバイスおよびシリ
コン基板を収容するパツケージを示す平面図、正
面図および側面図、第７図はセラミツクベースに
ガラスカバーを取付けた状態のパツケージを示す
正面図、第８図はセラミツクベース上に装着され
たシリコンデバイスおよびシリコン基板を示す平
面図、第９図は８個のシリコン基板が形成された
シリコンウエーハを示す平面図、第１０図はシリ
コン基板に別の素子を組み込んだ状態を示す説明
図である。 図において、１０はシリコンデバイス、１１は
CCDアレー、１２，１３，２６，２７，２９，
４０は接触パツド、２０はシリコン基板、２１は
中心導体ライン、２２，２３，２８は導体ライ
ン、２４，２５は接触部分、３５はセラミツクベ
ース、３６は端子、３７はガラスカバー、３８は
窪み部、３９は平面部、４１、４２はボンデイン
グワイヤ、５０はシリコンウエーハ、５１はライ
ン、６０は素子である。
ンデバイスを示す平面図、第２図は第１図のシリ
コンデバイスの拡大図、第３図は第１図、第２図
に示すシリコンデバイスが装着されるもので本考
案の一実施例に使用されるシリコン基板を示す平
面図、第４図、第５図および第６図は第１図、第
２図および第３図のシリコンデバイスおよびシリ
コン基板を収容するパツケージを示す平面図、正
面図および側面図、第７図はセラミツクベースに
ガラスカバーを取付けた状態のパツケージを示す
正面図、第８図はセラミツクベース上に装着され
たシリコンデバイスおよびシリコン基板を示す平
面図、第９図は８個のシリコン基板が形成された
シリコンウエーハを示す平面図、第１０図はシリ
コン基板に別の素子を組み込んだ状態を示す説明
図である。 図において、１０はシリコンデバイス、１１は
CCDアレー、１２，１３，２６，２７，２９，
４０は接触パツド、２０はシリコン基板、２１は
中心導体ライン、２２，２３，２８は導体ライ
ン、２４，２５は接触部分、３５はセラミツクベ
ース、３６は端子、３７はガラスカバー、３８は
窪み部、３９は平面部、４１、４２はボンデイン
グワイヤ、５０はシリコンウエーハ、５１はライ
ン、６０は素子である。
Claims (1)
- 【実用新案登録請求の範囲】 セラミツクベースと、 前記セラミツクベースの一表面上に装着され、
長手状のデバイス装着位置および該装着位置に隣
接する一端を有する導体が複数同一表面に形成さ
れたシリコン基板と、 前記デバイス装着位置に装着され、複数の電気
的接続用端を有する長手状のシリコンデバイス
と、 前記セラミツクベースから延びている複数の端
子と、 前記シリコン基板およびシリコンデバイスを覆
い、前記セラミツクベースに接着されたカバー
と、 を備え、前記電気的接続用端を前記複数の導体の
一端と電気的に接続し、前記複数の導体の他端を
前記複数の端子と電気的に接続するように構成し
たことを特徴とする半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA343,318A CA1115852A (en) | 1980-01-09 | 1980-01-09 | Mounting and packaging of silicon devices on ceramic substrates, and assemblies containing silicon devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0357946U JPH0357946U (ja) | 1991-06-05 |
| JPH0410700Y2 true JPH0410700Y2 (ja) | 1992-03-17 |
Family
ID=4116006
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP82081A Pending JPS56101750A (en) | 1980-01-09 | 1981-01-08 | Method of mounting and packaging silicon unit on ceramic substrate and package unit therefor |
| JP1990020545U Expired JPH0410700Y2 (ja) | 1980-01-09 | 1990-03-02 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP82081A Pending JPS56101750A (en) | 1980-01-09 | 1981-01-08 | Method of mounting and packaging silicon unit on ceramic substrate and package unit therefor |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4406054A (ja) |
| EP (1) | EP0032565B1 (ja) |
| JP (2) | JPS56101750A (ja) |
| CA (1) | CA1115852A (ja) |
| DE (1) | DE3070907D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4566170A (en) * | 1983-05-10 | 1986-01-28 | Pitney Bowes Inc. | Method of producing a light emiting diode array |
| US4760440A (en) * | 1983-10-31 | 1988-07-26 | General Electric Company | Package for solid state image sensors |
| DE3516954A1 (de) * | 1984-05-14 | 1985-11-14 | Gigabit Logic, Inc., Newbury Park, Calif. | Montierte integrierte schaltung |
| US5162251A (en) * | 1991-03-18 | 1992-11-10 | Hughes Danbury Optical Systems, Inc. | Method for making thinned charge-coupled devices |
| JP4663304B2 (ja) * | 2004-11-30 | 2011-04-06 | 株式会社吉野工業所 | 液状物の注出容器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3577037A (en) * | 1968-07-05 | 1971-05-04 | Ibm | Diffused electrical connector apparatus and method of making same |
| US3984620A (en) * | 1975-06-04 | 1976-10-05 | Raytheon Company | Integrated circuit chip test and assembly package |
-
1980
- 1980-01-09 CA CA343,318A patent/CA1115852A/en not_active Expired
- 1980-12-18 EP EP80108016A patent/EP0032565B1/en not_active Expired
- 1980-12-18 DE DE8080108016T patent/DE3070907D1/de not_active Expired
-
1981
- 1981-01-08 JP JP82081A patent/JPS56101750A/ja active Pending
- 1981-11-27 US US06/325,373 patent/US4406054A/en not_active Expired - Lifetime
-
1990
- 1990-03-02 JP JP1990020545U patent/JPH0410700Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1115852A (en) | 1982-01-05 |
| DE3070907D1 (en) | 1985-08-29 |
| EP0032565A1 (en) | 1981-07-29 |
| JPH0357946U (ja) | 1991-06-05 |
| US4406054A (en) | 1983-09-27 |
| JPS56101750A (en) | 1981-08-14 |
| EP0032565B1 (en) | 1985-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
| US7312521B2 (en) | Semiconductor device with holding member | |
| JPH0410700Y2 (ja) | ||
| JPH0758413A (ja) | 光半導体装置 | |
| JPH0239097B2 (ja) | ||
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JPS6362339A (ja) | 半導体装置 | |
| JPS6130286Y2 (ja) | ||
| JP2000252406A (ja) | 電子回路装置 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| KR100230750B1 (ko) | 반도체 패키지 | |
| JPH0432762Y2 (ja) | ||
| KR100206975B1 (ko) | 반도체 패키지 | |
| KR100381844B1 (ko) | 반도체패키지용써킷테이프 | |
| JP2562773Y2 (ja) | 半導体集積回路素子 | |
| JP2815003B2 (ja) | 混成集積回路装置 | |
| JPH07111306A (ja) | 半導体装置 | |
| JPH0670243U (ja) | 回路基板装置 | |
| JPS5994886A (ja) | 半導体装置の製造方法 | |
| JPS61222138A (ja) | 混成集積回路 | |
| JPS5879741A (ja) | 集積回路装置の接続方法 | |
| JPS63175469A (ja) | イメ−ジセンサ | |
| JPH04328849A (ja) | 半導体装置用パッケージ |