JPH0410787B2 - - Google Patents
Info
- Publication number
- JPH0410787B2 JPH0410787B2 JP56086085A JP8608581A JPH0410787B2 JP H0410787 B2 JPH0410787 B2 JP H0410787B2 JP 56086085 A JP56086085 A JP 56086085A JP 8608581 A JP8608581 A JP 8608581A JP H0410787 B2 JPH0410787 B2 JP H0410787B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- output
- signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000009432 framing Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 101100141323 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR2 gene Proteins 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/0255—Display systems therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
本発明は、テレビジヨン信号に多重化して伝送
されるデイジタル信号の文字図形情報信号を受信
し、メモリに所定順序で蓄積し、これから読み出
して陰極線管の如き走定形の表示手段に文字図形
情報を表示する装置に関し、受信した文字・図形
を安定した状態で表示することのできる装置を提
供するものである。
されるデイジタル信号の文字図形情報信号を受信
し、メモリに所定順序で蓄積し、これから読み出
して陰極線管の如き走定形の表示手段に文字図形
情報を表示する装置に関し、受信した文字・図形
を安定した状態で表示することのできる装置を提
供するものである。
テレビジヨン信号を利用し、主画像の他に文字
や図形等の情報を多重化して伝送するものとし
て、いわゆる文字多重放送が検討されており、昭
和56年３月には電波技術審議会第４部会から基本
的な規格が答申された。第１図はその文字図形情
報信号の伝送方式を示すもので、テレビジヨン信
号ａの垂直ブランキング期間中の第10H目〜第
21H目（および第273H目〜第283H目）のうちの
いずれかの水平走査期間（ここでは第20H目と第
283H目）に1H当り296ビツトの文字図形情報信
号が多重化される。この多重化される信号はｂの
ように48ビツト（６バイト）のヘツダ部と248ビ
ツト（31バイト）の情報データ部とからなり、ヘ
ツダ部の最初の16ビツトはサンプリングクロツク
再生用のクロツクランイン（CR）信号、次の８
ビツトはビツト同期用の特定コードのフレーミン
グコート（FC）信号、残余の24ビツトはサービ
ス／割込信号とデータ識別信号である。情報デー
タ部には、ページ制御信号、色符号信号、パター
ンデータ信号、番組索引信号等が選択されて伝送
される。
や図形等の情報を多重化して伝送するものとし
て、いわゆる文字多重放送が検討されており、昭
和56年３月には電波技術審議会第４部会から基本
的な規格が答申された。第１図はその文字図形情
報信号の伝送方式を示すもので、テレビジヨン信
号ａの垂直ブランキング期間中の第10H目〜第
21H目（および第273H目〜第283H目）のうちの
いずれかの水平走査期間（ここでは第20H目と第
283H目）に1H当り296ビツトの文字図形情報信
号が多重化される。この多重化される信号はｂの
ように48ビツト（６バイト）のヘツダ部と248ビ
ツト（31バイト）の情報データ部とからなり、ヘ
ツダ部の最初の16ビツトはサンプリングクロツク
再生用のクロツクランイン（CR）信号、次の８
ビツトはビツト同期用の特定コードのフレーミン
グコート（FC）信号、残余の24ビツトはサービ
ス／割込信号とデータ識別信号である。情報デー
タ部には、ページ制御信号、色符号信号、パター
ンデータ信号、番組索引信号等が選択されて伝送
される。
そこで、このような文字図形情報信号が多重化
されているテレビジヨン信号を受信して文字や図
形の情報を表示する受信装置においては、情報画
像を表示するのに必要な記憶容量のメモリを備
え、受信したテレビジヨン信号から所望の情報番
組の文字図形情報信号を取り出してそのパターン
データ信号等を所定の順序でメモリに書き込んで
蓄積し、一方、陰極線管等の表示手段の画面走査
に同期させてメモリから読み出し表示手段に加え
ることによつて、文字や図形の情報を画面上に表
示するものである。
されているテレビジヨン信号を受信して文字や図
形の情報を表示する受信装置においては、情報画
像を表示するのに必要な記憶容量のメモリを備
え、受信したテレビジヨン信号から所望の情報番
組の文字図形情報信号を取り出してそのパターン
データ信号等を所定の順序でメモリに書き込んで
蓄積し、一方、陰極線管等の表示手段の画面走査
に同期させてメモリから読み出し表示手段に加え
ることによつて、文字や図形の情報を画面上に表
示するものである。
しかるに、このような受信装置においては、テ
レビジヨン信号に多重化されている文字図形情報
信号を受信して正確にかつ安定に表示するために
は、表示時にメモリから信号を読み出すためのク
ロツクパルスを正確に発生する必要がある。
レビジヨン信号に多重化されている文字図形情報
信号を受信して正確にかつ安定に表示するために
は、表示時にメモリから信号を読み出すためのク
ロツクパルスを正確に発生する必要がある。
そこで、本発明は、そのようなメモリからの読
出しクロツクを安定にかつ正確に発生することが
でき、安定した表示をすることのできる装置を提
供することを目的とするもので、以下、その一実
施例を示す図面を参照して詳細に説明する。
出しクロツクを安定にかつ正確に発生することが
でき、安定した表示をすることのできる装置を提
供することを目的とするもので、以下、その一実
施例を示す図面を参照して詳細に説明する。
第２図は、本発明を実施することのできる文字
放送受信機のブロツク図である。１はチユーナ
ー、２はVIF回路。３は検波回路、４はクロマ信
号及びビデオ信号の映像処理回路、６は表示用の
CRT、７は同期分離回路、８は水平AFC発振回
路、９は色副搬送波（fsc）の再生回路であり、
これらは、通常のカラーテレビ受像機の回路と同
様のものである。５は文字信号と映像信号の混
合・切換回路、１０は映像検波出力信号中の文字
図形情報信号を２値信号に整形するスライス回
路、１１はメモリ１４へのデータ信号の書込のた
めの書込クロツクの発生回路、１２はメモリ１４
への書込みとメモリ１４からの読出しを制御する
回路、１３はデータ信号を表示のために読出する
ときの読出しクロツクの発生回路である。１４は
メモリで表示すべき文字図形情報の画面分のパタ
ーンメモリから成る。これらの回路５，１０〜１
４の部分もいわゆる文字放送受信機として知られ
ているものである。
放送受信機のブロツク図である。１はチユーナ
ー、２はVIF回路。３は検波回路、４はクロマ信
号及びビデオ信号の映像処理回路、６は表示用の
CRT、７は同期分離回路、８は水平AFC発振回
路、９は色副搬送波（fsc）の再生回路であり、
これらは、通常のカラーテレビ受像機の回路と同
様のものである。５は文字信号と映像信号の混
合・切換回路、１０は映像検波出力信号中の文字
図形情報信号を２値信号に整形するスライス回
路、１１はメモリ１４へのデータ信号の書込のた
めの書込クロツクの発生回路、１２はメモリ１４
への書込みとメモリ１４からの読出しを制御する
回路、１３はデータ信号を表示のために読出する
ときの読出しクロツクの発生回路である。１４は
メモリで表示すべき文字図形情報の画面分のパタ
ーンメモリから成る。これらの回路５，１０〜１
４の部分もいわゆる文字放送受信機として知られ
ているものである。
さて、このような受信・表示装置では、弱入力
電界時には、テレビのCRT６の偏向系の同期が
乱れて画面がゆれて来るので、画面上の表示文字
のゆれを小さくするためには水平AFC・発振回
路８の出力でゲーテツド発振器を制御して表示読
出用のクロツクを作成して、文字のゆれを小さく
することが望ましいが、ゲーテツド発振器として
TTL構成の無安定マルチバイブレータを用いる
と温度・経年変化が大きくなるので、そのままで
はとうてい実用的ではない。
電界時には、テレビのCRT６の偏向系の同期が
乱れて画面がゆれて来るので、画面上の表示文字
のゆれを小さくするためには水平AFC・発振回
路８の出力でゲーテツド発振器を制御して表示読
出用のクロツクを作成して、文字のゆれを小さく
することが望ましいが、ゲーテツド発振器として
TTL構成の無安定マルチバイブレータを用いる
と温度・経年変化が大きくなるので、そのままで
はとうてい実用的ではない。
そこで、本発明では、無安定マルチバイブレー
タをPLL回路で制御するようにし、画面上の文
字の位置はフライバツクパルスに同期させてお
き、文字の横幅を決める周波数はPLL回路で安
定にしようとするものである。
タをPLL回路で制御するようにし、画面上の文
字の位置はフライバツクパルスに同期させてお
き、文字の横幅を決める周波数はPLL回路で安
定にしようとするものである。
第４図において、φ1は垂直同期信号、φ2は水
平同期信号、φ4が水平方向の読出しクロツクで
あり、第３図中のNANDゲート３０の出力であ
る。φ2′はフライバツクパルスに同期した水平同
期パルスであり、このφ2′から水平方向の表示期
間制御パルスφ5を形成する。日本の文字多重放
送の規格では、情報の伝送レートは8/5fscであ
り、書込クロツクは8/5fscになつており、その位
相は、書込時は文字図形情報信号中のクロツクラ
ンイン（CR）信号に同期し、フレーミングコー
ド（FC）信号でフレーム同期をかけられている。
この8/5fscのクロツクは、毎Ｈ、毎フイールドご
とに水平同期信号に対して同一位相であるので、
これを読出用にも兼用して読出クロツクφ4を発
生する水平走査期間でのみ書込クロツク発生用の
分周器を水平パルスφ2′で同期制御して分周すれ
ば読出時に読出クロツクを作成するPLL回路の
比較パルスが得られる。これが第３図中の逓倍分
周回路１５の出力である。
平同期信号、φ4が水平方向の読出しクロツクで
あり、第３図中のNANDゲート３０の出力であ
る。φ2′はフライバツクパルスに同期した水平同
期パルスであり、このφ2′から水平方向の表示期
間制御パルスφ5を形成する。日本の文字多重放
送の規格では、情報の伝送レートは8/5fscであ
り、書込クロツクは8/5fscになつており、その位
相は、書込時は文字図形情報信号中のクロツクラ
ンイン（CR）信号に同期し、フレーミングコー
ド（FC）信号でフレーム同期をかけられている。
この8/5fscのクロツクは、毎Ｈ、毎フイールドご
とに水平同期信号に対して同一位相であるので、
これを読出用にも兼用して読出クロツクφ4を発
生する水平走査期間でのみ書込クロツク発生用の
分周器を水平パルスφ2′で同期制御して分周すれ
ば読出時に読出クロツクを作成するPLL回路の
比較パルスが得られる。これが第３図中の逓倍分
周回路１５の出力である。
一方、３０〜３９の部分は、公知のゲーテツド
発振器に可変容量ダイオード３７を用いた微調整
手段を導入したもので、コンデンサ３５，３６，
３７をまとめて小容量（周波数決定用）とし、か
つ抵抗３８，３９を省略すれば一般に知られてい
る発振回路構成である。４１はバツフアアンプで
あり、１６はPLL回路を構成するための位相比
較器である。
発振器に可変容量ダイオード３７を用いた微調整
手段を導入したもので、コンデンサ３５，３６，
３７をまとめて小容量（周波数決定用）とし、か
つ抵抗３８，３９を省略すれば一般に知られてい
る発振回路構成である。４１はバツフアアンプで
あり、１６はPLL回路を構成するための位相比
較器である。
また、２６〜２９の部分は、２重定数の低域ろ
波器回路を構成するものである。この低域ろ波器
は従来の水平AFC回路や色副搬送波のAFPC回
路に使われているものと同様な構成で、抵抗２６
とコンデンサ２７により、第５図中のτ1が、抵抗
２８とコンデンサ２７でτ2が、抵抗２８とコンデ
ンサ２９でτ3が、それぞれ決まり、τ2〜τ3間のレ
スポンスは、抵抗２６と２８の比で決まる。そし
て、上記のように読出クロツクパルスの位相比較
は8/5fsc（5.73MHz）で行なうようにしているの
で、τ3を例えば1KHz程度に選べば十分である。
なお、抵抗２８とコンデンサ２８を省いてもよい
が、対雑音特性の面で適当な値のものを挿入した
方がよい。
波器回路を構成するものである。この低域ろ波器
は従来の水平AFC回路や色副搬送波のAFPC回
路に使われているものと同様な構成で、抵抗２６
とコンデンサ２７により、第５図中のτ1が、抵抗
２８とコンデンサ２７でτ2が、抵抗２８とコンデ
ンサ２９でτ3が、それぞれ決まり、τ2〜τ3間のレ
スポンスは、抵抗２６と２８の比で決まる。そし
て、上記のように読出クロツクパルスの位相比較
は8/5fsc（5.73MHz）で行なうようにしているの
で、τ3を例えば1KHz程度に選べば十分である。
なお、抵抗２８とコンデンサ２８を省いてもよい
が、対雑音特性の面で適当な値のものを挿入した
方がよい。
この低域ろ波器回路を含めて、第３図の回路の
全体の動作を考えると、PLL回路が形成されて
おり、後述の如く位相比較用の一方の比較パルス
が存在する期間、すなわちゲーテツド発振器の出
力が存在する期間を全期間中の大部分とするよう
にしておけば十分安定に動作する。
全体の動作を考えると、PLL回路が形成されて
おり、後述の如く位相比較用の一方の比較パルス
が存在する期間、すなわちゲーテツド発振器の出
力が存在する期間を全期間中の大部分とするよう
にしておけば十分安定に動作する。
そこで、この低域ろ波回路の出力をバツフアア
ンプ４０を介し、高抵抗３９を介して、可変容量
ダイオード３７へ制御電圧として加える。３８は
逆バイアス用高抵抗である。可変容量ダイオード
３９は可変容量である。
ンプ４０を介し、高抵抗３９を介して、可変容量
ダイオード３７へ制御電圧として加える。３８は
逆バイアス用高抵抗である。可変容量ダイオード
３９は可変容量である。
ゲートパルス形成回路４２では、水平AFC発
振回路８の出力の水平パルスφ2から前述の如く
水平表示期間制御パルスφ5を形成し、同期分離
回路７からの垂直同期信号φ1から垂直表示期間
制御パルスφ3を形成し、φ3とφ5の論理積で
NANDゲート３１をゲートする。
振回路８の出力の水平パルスφ2から前述の如く
水平表示期間制御パルスφ5を形成し、同期分離
回路７からの垂直同期信号φ1から垂直表示期間
制御パルスφ3を形成し、φ3とφ5の論理積で
NANDゲート３１をゲートする。
以上の如く、本回路によれば、ゲーテツド発振
器の発振周波数をPLL回路により8/5fscに正確に
合わせることができる。
器の発振周波数をPLL回路により8/5fscに正確に
合わせることができる。
次に、8/5fsc逓倍分周回路１５について若干補
足すると、第６図に於て、４３はfscの出力を８
逓倍する回路、４４はその出力を1/5分周する回
路、４５はスライス回路１０の出力信号からフレ
ーミングコード信号を検出し、その検出出力でセ
ツトされるフリツプフロツプで、その次の水平同
期パルスでクリアされる。その間FF４５のＱ出
力が高レベルであるから、ANDゲート４６の出
力も高レベルとなつて、分周器４４が動作し、メ
モリ１４用の書込クロツクが出力され、ANDゲ
ート４８が導通しているので書込クロツク発生回
路１１へ供給される。
足すると、第６図に於て、４３はfscの出力を８
逓倍する回路、４４はその出力を1/5分周する回
路、４５はスライス回路１０の出力信号からフレ
ーミングコード信号を検出し、その検出出力でセ
ツトされるフリツプフロツプで、その次の水平同
期パルスでクリアされる。その間FF４５のＱ出
力が高レベルであるから、ANDゲート４６の出
力も高レベルとなつて、分周器４４が動作し、メ
モリ１４用の書込クロツクが出力され、ANDゲ
ート４８が導通しているので書込クロツク発生回
路１１へ供給される。
なお、FF４５はFC信号検出の都度に、即ち文
字図形情報信号が重畳されている各水平期間でセ
ツトされる。日本では第10〜21H目に重畳される
ことになつているが、1H分のエラーを見込んで、
FF４７は第9H目の始めから第22H目の終り迄セ
ツトしておき、この間その出力を低レベルとし
てANDゲート４９を遮断し、位相比較器１６へ
は比較パルスを供給しないようにする。第9H目、
第22H目のパルスは同期分離出力からカウンタで
容易に形成できる。
字図形情報信号が重畳されている各水平期間でセ
ツトされる。日本では第10〜21H目に重畳される
ことになつているが、1H分のエラーを見込んで、
FF４７は第9H目の始めから第22H目の終り迄セ
ツトしておき、この間その出力を低レベルとし
てANDゲート４９を遮断し、位相比較器１６へ
は比較パルスを供給しないようにする。第9H目、
第22H目のパルスは同期分離出力からカウンタで
容易に形成できる。
なお、ゲーテツド発振器の出力を取り出すゲー
ト信号を、メモリ１４の読出し区間以外でも発振
出力を取り出せるように、第４図のパルスφ5と
φ3の論理和信号でゲートするか、φ5を狭くした
φ5′（φ2′か、それよりも狭い）とφ3の論理和信号
でゲートするようにして、位相比較器１６での比
較期間を長くすれば（すなわち比較できない期間
を短かくする）動作はより安定する。その一例と
して、第５図中の遅延回路５０でφ5′を形成し、
NANDゲート５１でφ3との論理積の反転出力を
作成しNANDゲート３１へ供給する。この場合、
NANDゲート３０又はバツフアアンプ４１の出
力をカウントし、表示クロツク分のみをゲート回
路でゲートしてメモリ１４へ供給すればよい。
ト信号を、メモリ１４の読出し区間以外でも発振
出力を取り出せるように、第４図のパルスφ5と
φ3の論理和信号でゲートするか、φ5を狭くした
φ5′（φ2′か、それよりも狭い）とφ3の論理和信号
でゲートするようにして、位相比較器１６での比
較期間を長くすれば（すなわち比較できない期間
を短かくする）動作はより安定する。その一例と
して、第５図中の遅延回路５０でφ5′を形成し、
NANDゲート５１でφ3との論理積の反転出力を
作成しNANDゲート３１へ供給する。この場合、
NANDゲート３０又はバツフアアンプ４１の出
力をカウントし、表示クロツク分のみをゲート回
路でゲートしてメモリ１４へ供給すればよい。
このように、本発明の文字図形情報表示装置に
おいては、メモリから表示データを読出すための
クロツクを発生するのにゲーテツド発振器を用い
これにPLL制御をかけるようにしたので、ゲー
テツド発振器を用いてもTLL回路の素子及び容
量の変化による周波数変化がなく、安定した正確
な表示を行うことができるものである。また、1/
５分周器を書込用として読込クロツク用として共
用化できるものである。
おいては、メモリから表示データを読出すための
クロツクを発生するのにゲーテツド発振器を用い
これにPLL制御をかけるようにしたので、ゲー
テツド発振器を用いてもTLL回路の素子及び容
量の変化による周波数変化がなく、安定した正確
な表示を行うことができるものである。また、1/
５分周器を書込用として読込クロツク用として共
用化できるものである。
第１図は文字図形情報信号の伝送態様を示す波
形図、第２図は文字放送受信機の基本ブロツク
図、第３図および第６図は本発明の一実施例にお
ける文字図形情報表示装置の要部の回路図、第４
図および第５図はその動作を説明するための波形
図および特性図である。 ７……同期分離回路、８……水平AFC発振回
路、９……fsc再生回路、１０……スライス回路、
１１……書込クロツク発生回路、１２……書込・
読出処理制御回路、１３……読出クロツク発生回
路、１４……メモリ、１５……8/5fsc逓倍分周回
路、１６……位相比較器、２６，２８……抵抗、
２７，２９……コンデンサ、３０，３１……
NANDゲート、４０，４１……パツフアアンプ、
４２……ゲートパルス形成回路、３７……可変容
量ダイオード。
形図、第２図は文字放送受信機の基本ブロツク
図、第３図および第６図は本発明の一実施例にお
ける文字図形情報表示装置の要部の回路図、第４
図および第５図はその動作を説明するための波形
図および特性図である。 ７……同期分離回路、８……水平AFC発振回
路、９……fsc再生回路、１０……スライス回路、
１１……書込クロツク発生回路、１２……書込・
読出処理制御回路、１３……読出クロツク発生回
路、１４……メモリ、１５……8/5fsc逓倍分周回
路、１６……位相比較器、２６，２８……抵抗、
２７，２９……コンデンサ、３０，３１……
NANDゲート、４０，４１……パツフアアンプ、
４２……ゲートパルス形成回路、３７……可変容
量ダイオード。
Claims (1)
- １ テレビジヨン信号の垂直帰線期間中に多重化
して伝送される文字図形情報信号を受信してメモ
リに記憶し、かつテレビジヨン画面に前記メモリ
から読み出したデータ信号に基づいて文字・図形
情報を表示する装置において、水平AFC発振回
路の出力の水平パルスおよび垂直パルスに基づい
て作成された水平・垂直の表示期間を含むパルス
により発振期間が制御されるメモリ読出クロツク
形成用のゲーテツドオツシレーターを設け、テレ
ビジヨン信号の垂直帰線期間中の文字図形情報が
重畳される区間の全部またはその前後を含む期間
以外の期間に色副搬送波及び水平同期信号に同期
した比較信号と前記ゲーテツドオツシレーターの
発振出力とを位相比較回路に加え、前記ゲーテツ
ドオツシレーターの発振出力と前記比較信号の位
相比較出力を低域ろ波器を介して前記ゲーテツド
オツシレーターの周波数制御素子へ供給するよう
にしてPLL回路を構成し、かつ、前記ゲーテツ
ドオツシレーターの発振開始位相を前記水平
AFC発振回路の出力に同期した水平パルスによ
つて制御するようにしてなる文字図形情報表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56086085A JPS57201389A (en) | 1981-06-03 | 1981-06-03 | Character pattern information display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56086085A JPS57201389A (en) | 1981-06-03 | 1981-06-03 | Character pattern information display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57201389A JPS57201389A (en) | 1982-12-09 |
| JPH0410787B2 true JPH0410787B2 (ja) | 1992-02-26 |
Family
ID=13876861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56086085A Granted JPS57201389A (en) | 1981-06-03 | 1981-06-03 | Character pattern information display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57201389A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI423240B (zh) | 2010-10-27 | 2014-01-11 | Au Optronics Corp | 控制閘極訊號之方法及相關裝置 |
-
1981
- 1981-06-03 JP JP56086085A patent/JPS57201389A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57201389A (en) | 1982-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103982B2 (en) | Display control device | |
| KR910003279B1 (ko) | 멀티화면에 의한 채널선국장치 | |
| EP0096628B1 (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| JPS54105920A (en) | Picture display device | |
| US4984082A (en) | Circuit for displaying picture of multiple channels | |
| US4623925A (en) | Television receiver having character generator with non-line locked clock oscillator | |
| EP0470827B1 (en) | Synchronizing signal selection circuit | |
| US4991013A (en) | Picture-in-picture television apparatus with sync controlled memory addressing | |
| US5036293A (en) | Oscillator for use with video signal time scaling apparatus | |
| JPH0410787B2 (ja) | ||
| US5272532A (en) | Horizontal AFC (automatic frequency control) circuit | |
| JPS6151469B2 (ja) | ||
| US5245414A (en) | Video signal synchronizer for a video signal in luminance and chrominance component form | |
| US4524387A (en) | Synchronization input for television receiver on-screen alphanumeric display | |
| JPS6157754B2 (ja) | ||
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JPH0683432B2 (ja) | テレビジヨン信号応答装置 | |
| JP2667852B2 (ja) | 車載用テレビジョン受信機 | |
| KR950005055B1 (ko) | 동기신호 선택회로 | |
| JPH07283965A (ja) | 受信信号同期装置 | |
| JPS632511B2 (ja) | ||
| JPH0523018Y2 (ja) | ||
| JPS6123712B2 (ja) | ||
| JP3675050B2 (ja) | 同期判定回路及びテレビジョン受像機 | |
| JP2549673Y2 (ja) | 文字放送再生装置 |