JPH04108208U - 電圧比較回路 - Google Patents

Abstract

(57)【要約】 【目的】 零温度係数での入力電圧レベルの検出が可能
な電圧比較回路を提供する。 【構成】 電源から流入する電流を制御するトランジス
タと、トランジスタにバイアス電圧を印加するバイアス
回路ド、トランジスタに直列に接続されたＰＮ接合素子
と、前記ＰＮ接合素子に流れる電流に応じた電流を検出
手段とを具備し、前記ＰＮ接合素子と前記トランジスタ
の接続点を基準電圧とし、前記検出手段の検出新信号を
入力電圧出力とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は電圧比較回路に係り、特に、入力電圧のレベルにより出力の切換を行 う電圧比較回路に関する。

【０００２】

【従来の技術】

電圧比較回路は、電源の電圧の異常変動によって起る誤動作を防止するための システムリセットや電池等の消耗度を知るバッテリチェッカ等に使用されており 、一般に基準電圧源とコンパレータとにより構成されている。

【０００３】 図５に、従来の電圧比較回路の回路図を示す。図５（Ａ）において、入力電圧 Ｖ_inが印加される入力端子５０とグランド（ＧＮＤ）端子５１間に、コンパレー タ５２が接続される。この入力電圧Ｖ_inの抵抗Ｒ₅₀，Ｒ₅₁による分圧電圧がコン パレータ５２の一方の入力端子に入力され、定電流源５３及びツェナダイオード Ｚ₁ による基準電圧がコンパレータ５２の他方の入力端子に入力される。コンパ レータ５２の出力が負荷駆動用のトランジスタＱ₅₀をバイアスして出力端子５４ （Ｖ_out ）より出力する。

【０００４】 このような電圧比較回路は、コンパレータ５２が上述の基準電圧と抵抗Ｒ₅₀， Ｒ₅₁による分圧電圧を比較し、入力電圧Ｖ_inのある電圧レベルを境としてオン、 オフ動作を行ない、トランジスタＱ₅₀を動作させて出力端子５４に接続された負 荷を駆動するものである。

【０００５】 また、電圧比較回路において低消費電力化が望まれており、図５（Ｂ）のよう な回路が知られている。図５（Ｂ）において、トランジスタＱ₅₁〜Ｑ₅₄によりコ ンパレータを構成しており、トランジスタＱ₅₅，Ｑ₅₆により該コンパレータの定 電流源のバンドギャップ回路を構成する。また、トランジスタＱ₅₇〜Ｑ₅₉は該コ ンパレータ出力を増幅し、負荷駆動用のトランジスタＱ₆₀を動作させるものであ る。

【０００６】 この場合、トランジスタＱ₅₅のベース・エミッタ間電圧Ｖ_BEは負の温度特性を 有し、トランジスタＱ₅₁とＱ₅₂とのベース・エミッタ間電圧との差△Ｖ_BEが抵抗 Ｒ₅₃の両端に表われ、正の温度特性を有する。従って、温度変化に対して、Ｖ_BE と△Ｖ_BEとの変化が相殺され、特にこの両電位の和がシリコン（上記トラジスタ の構成部材）のエネルギ・ギャョプ電圧と等しくなるように抵抗Ｒ₃ ，Ｒ₄ の抵 抗値を設定すると零温度特性を得ることができる。

【０００７】 すなわち、トランジスタＱ₅₁〜Ｑ₅₄で構成されるコンパレータに定電流を供給 しており、図５（Ａ）における定電流源５３及びツェナーダイオードＺ₁ を省略 することができ、低消費電力化を図っているものである。

【０００８】 図６の回路では端子Ｔ₆ とＴ₇ 間の電圧Ｖref をトランジスタＱ₁₄を構成する シリコンのエネルギーバンドギャップに相当する電圧Ｖgoと等しくすることによ ってＶref が零温度係数を有する温度特性とすることができ、温度が変動した場 合にもＶref を安定に保つことができる構成とされていた。

【０００９】

【考案が解決しようとする課題】

しかるに、従来の電圧比較回路では基準電圧Ｖref は温度の変動に対して安定 であり良好な定電圧電源となるが、Ｖref はシリコンのエネルギーバンドギャッ プに相当する約１．２Ｖに設定しなければならない。従って近年増加しつつある １．２Ｖ以下の低電圧で動作する種々の機器に対して対応ができず、また、１． ２Ｖ以下の低電圧で動作させるためには回路が複雑なものとなってしまう等の問 題点があった。

【００１０】 本発明は、上記の点に鑑みてなされたものであり、比較的簡単な回路で零温度 係数を有し、基準電圧が自由に設定できる電圧比較回路を提供することを目的と する。

【００１１】

【課題を解決するための手段】

本考案は以上のような課題を解決するために入力レベルを基準電圧レベルと比 較し、その比較結果に応じて出力を切換える電圧比較回路において、 電源から流入する電流を制御するトランジスタと、 前記トランジスタにバイアス電流を印加するバイアス回路と、 前記トランジスタに直列に接続されたＰＮ接合素子と 前記ＰＮ接合素子に流れる電流に応じた電流を検出手段とを具備してなる。

【００１２】

【作用】

基準電圧はＰＮ接合素子とトランジスタとの接続点より取り出される。従って 、出力電圧はＰＮ接合素子の接合間電圧とトランジスタの結合間電圧との差に応 じた電圧となる。ＰＮ接合素子とトランシスタとは共に略同一の温度係数を有す るとすれば、温度変化によりＰＮ接合素子の接合間電圧とトランジスタの接合間 電圧との差電圧は変化しないことになる。従って、温度に対して安定した出力を 得ることができる。また、バイアス回路のバイアス値を変えることによりトラン ジスタの接合間電圧を変化させることにより出力電圧を可変することができる。 入力電圧はＰＮ接合素子に流れる電流に応じた電流を得ることにより取り出さ れるため、零温度係数での検出が可能となる。

【００１３】

【実施例】

図１は本考案の一実施例のブロック図を示す。同図中、１はバイアス回路で、 抵抗Ｒ₁ ，Ｒ₂ を直列に接続してなる。バイアス回路１は抵抗Ｒ₃ を介して直流 電源２に接続されている。

【００１４】 Ｑ₁ は電流制御用トランジスタで、ＮＰＮトランジスタで構成され、コレクタ はＰＮ接合素子となるトランジスタＱ₂ に接続され、ベースはバイアス回路１を 構成する抵抗Ｒ₁ と抵抗Ｒ₂ との接続点に接続され、エミッタは電源２とバイア ス回路１との接続点に接続される。ＰＮ接合素子となるトランジスタＱ₂ はＰＮ Ｐトランジスタで構成され、ベースとコレクタとが短絡するよう結線され、ベー スとコレクタとの接続点にトランジスタＱ₂ のコレクタが接続され、エミッタは バイアス回路１と抵抗Ｒ₃ との接続点に接続される。トランジスタＱ₁ ，Ｑ₂ 及 びバイアス回路１により基準電圧が生成され、基準電圧はトランジスタＱ₁ とト ランジスタＱ₂ との接続点より取り出され、図３に示すようにトランジスタＱ₄ 〜Ｑ₁₃及び抵抗Ｒ₆ 〜Ｒ₈ よりなるコンパレータ４に供給される。

【００１５】 ３は検出手段でＰＮＰトランジスタＱ₃ 及び抵抗Ｒ₄ よりなる。トランジスタ Ｑ₃ のエミッタはバイアス回路１と抵抗Ｒ₃ との接続点に接続され、ベースはト ランジスタＱ₂ のベースに接続されコレクタは抵抗Ｒ₄ を介してバイアス回路１ と電源２との接続点に接続される。トランジスタＱ₃ と抵抗Ｒ₄ との接続点が出 力となり、電源電圧に応じた信号が出力され、コンパレータ４に供給される。

【００１６】 次に回路の動作について説明する。図１において、電源２の電圧をＶ_CC，抵抗 Ｒ₃ に流れる電流をＩ₁ 抵抗Ｒ₁ に流れる電流をＩ₂ ，抵抗Ｒ₂ に流れる電流を Ｉ₃ とすると、 Ｖ_CC＝Ｒ₃ Ｉ₁ ＋Ｒ₁ Ｉ₂ ＋Ｒ₂ Ｉ₃ …（１） で表わされる。また、トランジスタＱ₁ のベース・エミッタ間電圧をＶ_BE2 と すると、 Ｉ₃ ＝Ｖ_BE2 ／Ｒ₂ …（２） となる。さらに、トランジスタＱ₁ のベース電流をｉ_B2とすると、 Ｉ₂ ＝Ｉ₃ ＋ｉ_B2 …（３） ここで、ｉ_B3≪Ｉ₃ とすると Ｉ₂ ≒Ｉ₃ …（４） 従って、 Ｖ_CC＝Ｒ₃ Ｉ₁ ＋（Ｒ₁ ＋Ｒ₂ ）Ｉ₃ …（５） よって、バイアス回路１に印加される電圧Ｖ₁ は Ｖ₁ ＝Ｖ_BE2 ・（１＋（Ｒ₁ ／Ｒ₂ ） …（６） また、トランジスタＱ₁ とトランジスタＱ₂ 及びトランジスタＱ₁ とトランジ スタＱ₃ のエミッタの接合面積比をｎ₁ ：１，及び１：ｎ₂ とすると、 基準電圧Ｖ_S は Ｖ_S ＝△Ｖ_BE＋（Ｒ₁ ／Ｒ₂ ）・Ｖ_BE2 …（７） ただし、△Ｖ_BEはＶ_BE2 −Ｖ_BEとする。

【００１７】 △Ｖ_BEは一般に △Ｖ_BE＝（ＫＴ／ｑ）１ｎ ｎ₁ …（８） で表わされる。さらに、Ｖ_BE2 は

【００１８】

【数１】

【００１９】 で表わされる。ここでＶgoはトランジスタＱ₁ を構成するシリコンのエネルギー バンドギャップに相当する電圧（約１．２Ｖ），Ｔは温度、Ｔ₀ と基準となる動 作温度、Ｖ_BE0 はＴ＝Ｔ₀ のときのトランジスタＱ₁ のベース・エミッタ間電圧 である。

【００２０】

【数２】

【００２１】 となる。 次に Ｉ_S ＝Ｉ₄ ＋Ｉ₅ …（１１） である。Ｑ₁ ，Ｑ₃ の接合面積比より Ｉ₅ ＝ｎ₂ Ｉ₄ …（１２） であるので、（１１）式は Ｉ_S ＝（１＋ｎ₂ ）Ｉ₄ これよりＩ₄ ＝Ｉ_S ／（１＋ｎ₂ ） …（１３） Ｉ₅ ＝（ｎ₂ ／（１＋ｎ₂ ））・Ｉ_s …（１４） となる。よって Ｖ_0ut ＝Ｒ₄ Ｉ₅ ＝Ｒ₄ ・（ｎ₂ ／（１＋ｎ₂ ）） …（１５） Ｉ₂ ，Ｉ₃ ≪Ｉ_S に設定すれば Ｉ_S ≒Ｉ₁ ＝Ｉ₄ ＋Ｉ₅ となる。

【００２２】 これより（１５）式は Ｖ_out ≒（ｎ₂ ／（１＋ｎ₂ ））・Ｒ₄ ・Ｉ₁ …（１６） （５）式より

【００２３】

【数３】

【００２４】 これより

【００２５】

【数４】

【００２６】 （１６），（１８）式より

【００２７】

【数５】

【００２８】 コンパレータ４の比較電圧Ｖ_inは（７），（１９）式より

【００２９】

【数６】

【００３０】 Ｖ_BE2 ，△Ｖ_BEを書き換ると

【００３１】

【数７】

【００３２】 Ｖ_inの温度係数を零にするには

【００３３】

【数８】

【００３４】 になる様に設定すれば零温度係数でのＶ_CCの電圧検出が可能である。 また、Ｔ＝Ｔ₀ 時Ｖ_OUT は

【００３５】

【数９】

【００３６】 これより

【００３７】

【数１０】

【００３８】 でありまたＶ_out ＝Ｖ_S であるので

【００３９】

【数１１】

【００４０】 すなわち（２６）式を満足するＶ_CCがスレッシホールド電圧となる。 図２は本考案の第２の実施例のブロック図を示す。同図中、図１と同一構成部 分には同一符号を付し、その説明は省略する。

【００４１】 本実施例ではトランジスタＱ₁ とトランジスタＱ₂ との間に抵抗Ｒ₅ を設け、 抵抗Ｒ₅ とトランジスタＱ₁ との接続点より基準電圧を得ている。また、抵抗Ｒ ₁₁ を付加している。

【００４２】 このように、抵抗Ｒ₅ を設けることにより第１の実施例と同様な効果が得られ ると共に減電圧特性を改善することができる。

【００４３】 なお、図４は本考案の第３の実施例の回路図を示す。同図中、図１，図２と同 一構成部分には同一符号を付し、その説明は省略する。図４に示すように、バイ アス回路１の両端に抵抗Ｒ₃ ，Ｒ₉ を設ける構成としており、また、検出手段３ はＰＮＰトランジスタＱ₁₄，ＰＮＰトランジスタＱ₁₅，抵抗Ｒ₁₀により構成され ている。

【００４４】 このような構成とすることにより、第１の実施例と同様な効果を奏する。 なお、第１〜第３の実施例でトランジスタの極性を逆にしても構成できる。

【００４５】

【考案の効果】

上述の如く、本考案によれば、ＰＮ接合素子に直列にトランジスタを接続し、 ＰＮ接合素子と電流制御用トランジスタの接続点より基準電圧を取り出す構成と することにより基準電圧はＰＮ接合素子とトランジスタとの差電圧に応じた電圧 となるため、ＰＮ接合素子とトランジスタとが同じ温度係数を持てば温度変化に 対して安定した基準電圧が得られ、また、トランジスタのバイアス電圧を変化さ せることによりＰＮ接合素子とトランジスタとの差電圧を変化させ出力電圧を自 由に設定することができる。また、ＰＮ接合素子に流れる電流に応じた電流より 入力信号を生成しているため、零温度係数での電源電圧の検出が可能となる等の 特長を有する。

【図面の簡単な説明】

【図１】本考案の第１の実施例のブロック図である。

【図２】本考案の第２の実施例のブロック図である。

【図３】本考案の第２の実施例の回路図である。

【図４】本考案の第３の実施例のブロック図である。

【図５】従来の一例のブロック図である。

【符号の説明】

１ バイアス回路 ２ 直流電源 ３ 検出手段 Ｑ₁ ，Ｑ₂ トランジスタ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力レベルを基準電圧レベルと比較し、
   その比較結果に応じて出力を切換える電圧比較回路にお
   いて、電源から流入する電流を制御するトランジスタ
   と、前記トランジスタにバイアス電圧を印加するバイア
   ス回路と、前記トランジスタに直列に接続されたＰＮ接
   合素子と前記ＰＮ接合素子に流れる電流に応じた電流検
   出手段とを具備し、前記ＰＮ接合素子と前記トランジス
   タとの接続点を基準電圧出力とし、前記検出手段の検出
   信号を入力電圧出力とした構成としてなる電圧比較回
   路。