JPH04108267A - Ｃｃｄ素子による画像入力方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＣＣＤ素子を使用した画素単位の画像入力装置における
画像入力方式に関し、 対象画像の暗部から明部迄、広いダイナミックレンジの
ある高品位の画像データを入力することを目的とし、 最初、高照明で暗い部分の画像データを取り、次に、通
常照明（低照明）で、明るい部分の画像データをとるこ
とにより、ダイナミックレンジを広くするもので、この
両データを合わせて、上記ダイナミックレンジの広い画
像データを得る為に、上限基準データ（上記高照明時で
飽和する画素値）を境として、上記最初の高照明による
スキャンでは、該上限基準データ以下のデータにフラグ
を付加してその侭使用し、該上限基準値を越えるものは
無視して、次の通常照明によるスキャンのとき、上記フ
ラグビットの付加されていない画素について、その時の
入力データを、その優、該画素の入力データとして使用
するように構成する。

〔産業上の利用分野〕

本発明は、ＣＣＤ素子を用いた画素単位の画像入力装置
における画像入力方式に関する。

最近のコンピュータの高速化と、メモリの大容量化によ
るビット当たりのコストの逓減化動向により、画像を自
由に処理することができる環境が整ってきた。

例えば、印刷分野での画像のディジタル処理化。

或いは、デスクトップパブリシング（ＤＴＰ）分野への
画像の取り込み等、急速に、画像のコンピュータによる
取組の要求が出始めてきた。

これは、従来は文字だけの世界であったものが、最近で
は、よりアピール効果のある画像の取り込み、その画像
もモノクロからカラーへと、その要求はより大きく変化
してきたことによる。

このような事情に鑑み、より高品位のカラー画像を取り
込むことができる画像入力方式が必要とされるようにな
ってきた。

〔従来の技術と発明が解決しようとする課題］第４図は
従来の画像入力方式を説明する図である。

従来の高品質な画像データを入力することができる画像
入力装置は、本図に示したように、その入力素子に、光
電子倍増管７を使用していた。

この光電子倍増管７は感度が高い為、対象画像の黒レベ
ル入力に際して、分解能が高くなり、全体として、ダイ
ナミックレンジの高いデータを得ることができる。

然し、この入力素子（光電子倍増管）７は、１ドツト単
位の入力しかできない為、入力時間が膨大なものとなっ
てしまう問題があった０例えば、モノクロで、対象画像
の大きさが「Ａ４」の場合で、約２０分を必要としてい
た。従って、カラーの場合には、その３倍の時間を必要
とすることになる。

一方、最近の半導体技術の進歩により、受光素子を多数
並べ、例えば、−度に、２０４８ドツトの入力ができる
電荷結合素子（以下、ＣＣＤ素子という）が開発された
。

このＣＣＤ素子の出現で、入力時間は格段に少なくなっ
た（例えば、前述の「Ａ４」サイズで、１分以内）が、
このＣＣＤ素子は、光りの少ない（反射率の小さい）黒
レベルを入力した場合、該ＣＣＤ素子を流れる暗電流が
、該黒レベルを検出したときに流れる僅かな電流と区別
ができなくなり、一定レベル以下の黒レベルの識別が不
可能になってしまうという問題があった。即ち、上記光
電子倍増管７よりダイナミックレンジが狭くなり、高品
位の画像入力ができないという問題があった。

本発明は上記従来の欠点に鑑み、ＣＣＤ素子を用いた画
素単位の画像入力装置において、対象画像の暗部から明
部上、広いダイナミックレンジのある高品位の画像デー
タを入力することできる画像入力方式を捷供することを
目的とするものである。

〔課題を解決するための手段］ 第１図は、本発明の原理構成図である。

上記の問題点は下記の如くに構成した画像入力方式によ
って解決される。

ＣＣＤ素子を用いた画素単位の画像入力装置において、 上限基準比較回路１と、上記上限基準比較回路１で、上
記画像入力装置からの入力データが上限基準値以下であ
るとき、上記入力されたデータから、該ＣＣＤ素子の暗
電流による出力レベルに対応したベースデータを減算し
て、且つ、フラグビットを付加する演算回路２と８画像
メモリ４上に記憶されている上記フラグビットを検出す
るフラグ検出部４１とを備えて、 上記ＣＣＤ素子を用いた最初のスキャンでは高照明でス
キャンを行い、上記上限基準比較回路１で上限基準値以
上の画素値の得られた入力データを無視し、該上限基準
値以下の画素値の得られた入力データに対しては、上記
演算回路２で入力データから上記ベースデータを引き算
したデータに、フラグを付加して、スキャンアドレスに
対応するアドレスの画像メモリ　４に格納し、 上記ＣＣＤ素子を用いた２回目のスキャンでは、通常照
明でスキャンを行い、上記画像メモリ４から読み出した
、スキャンアドレスと同じアドレスに対応した画素の画
像データに上記フラグが付加されていることを、上記フ
ラグ検出部４１で検出したとき、該入力されたデータを
無視し、該フラグ検出部４１で、対応画素にフラグビッ
トが検出されなかったとき、上記入力データを、上記画
像メモリ４の対応アドレスに格納するように構成する。

〔作用〕

第２図は、本発明の作用効果を示した図であり、（ａ）
は理想的な入力データの例を示し、（ｂ）は実際の照明
によるスキャナ出力の例を示し、（ｃ）は高照明で対象
画像をスキャンした場合のスキャナ出力の例を示し、（
ｄ）は通常照明で対象画像をスキャンした場合のスキャ
ナ出力の例を示している。

本図において、Ｘ方向は階調を示し、Ｙ方向はスキャナ
出力を示している。

画像入力装置において、暗部から明部まで、広いダイナ
ミックレンジを得ようとすると、（ａ）図に示した如き
、全ての階調に対して、各階調に比例した正しいスキャ
ナ出力が得られなければならない。

然しながら、実際のＣＣＤ素子を使用した画像入力装置
においては、対象画像の暗い部分は、ＣＣＤ素子の持っ
ている暗を流と重なってしまい、（ｂ）図に示したよう
に、高濃度部（暗部）を読み取ることが難しい。

又、照明を明るくすると、（ｃ）図に示したように、上
記暗い部分を読み取ることができるが、明るい部分で、
該ＣＣＤ素子が飽和してしまい、該明るい部分の階調を
読み取ることができなくなる。

そこで、本発明においては、（ｃ）図に示したように、
最初、高照明で対象画像をスキャンし、暗い部分の詳細
なデータを読み取り、そのときの上限基準値（ＣＣＤ素
子の飽和レベル）以上（０点で示す）のスキャナ出力に
ついては、無視するが、該上限基準値以下（Ａ点で示す
）のスキャナ出力については、該スキ＋す出力より１ｃ
ｃＤ素子の暗ｔｉによる出力レベルであるベースデータ
を引き算して補正し、且つ、フラグを付加して、画像メ
モリの対応アドレスに書き込む。

次に、通常の照明で対象画像をスキャンして、ＣＣＤ素
子の暗電流と重なるレベル（上記ベースデータ）以下の
スキャナ出力（Ｅ点で示す）は、上記高照明によるスキ
ャンで、正しいダイナミックレンジの入力データを得て
いる部分のデータであるので無視し、該ベースデータ以
上のレベル（Ｄ点で示す）のデータは、上記高照明によ
るスキャンでは、正しいダイナミックレンジの入力デー
タを得ていないので、この通常照明の場合のデータを正
しいダイナミックレンジのデータとして、そのまま、何
らの補正を施すことなく、上記画像メモリの対応のアド
レスに書き込むようにする。

このような画像入力方式を採ることにより、ＣＣＤ素子
を使用した画像入力装置でも、暗部から明部まで、広い
ダイナミックレンジを持つスキャナ出力を得ることがで
きる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の原理構成図であり、第２図は本
発明の作用効果を示した図であり、第３図は本発明の一
実施例を示した図であって、（ａ）は処理フローを示し
、（ｂｌ）は高照明スキャン時の画像メモリへの格納例
を示し、（ｂ２）は通常スキャン時の画像メモリへの格
納例を示している。

本発明においては、最初、高照明で対象画像をスキャン
し、上限基準比較回路１で、ＣＣＤ素子の飽和レベル以
下の入力データの画素を抽出し、演算回路２で、該入力
データから、該ＣＣＤ素子の暗電流に対応するレベルの
ベースデータを減算して、且つ、該画素の出力データに
フラグを付加し、対応するアドレスの画像メモリ４に格
納することを対象画像の全画素について行い、２回目は
、通常照明で再度同じ対象画像をスキャンし、同時に、
上記画像メモリ４から対応するアドレスのフラグをフラ
グ検出部４１で見て、該フラグが付加されていなければ
、該２回目の入力データを、その優、画像メモリ４に格
納する手段が本発明を実施するのに必要な手段である。

尚、全図を通して同じ符号は同じ対象物を示している。

以下、第１図、第２図を参照しながら、第３図によって
、本発明のＣＣＤ素子を使用した画像入力方式を説明す
る。

先ず、最初のスキャンでは、高照明で、対象画像をスキ
ャンし、ＣＣＤ素子の飽和レベルを上限基準レベルとし
て、入力データを上限基準比較回路ｌで比較する。

若し、該入力データのレベルが、上限値以上であると、
該ＣＣＤ素子が飽和しているので、該入力データを無視
するが、該入力データが上限値以下であると、該画素に
フラグを立て、入力データより、該ＣＣＤ素子の暗電流
に対応するレベルであるベースデータを演算回路２で減
算（この減算は、作用槽で、第２図（ａ）でも説明した
ように、高照明による入力データには、ＣＣＤ素子の暗
電流による入力レベル（ベースデータ）が含まれている
ので、該入力レベルから該ベースデータを減算して補正
することにより、正しいレンジの入力データが得るため
の処理である。）し、画像メモリ４に格納する。　（処
理ステップ５０．５１，５２，５３．５４参照） 上記の処理を対象画像の全画素について行う。

このときの、該画像メモリ４には、（ｂｌ）図に示した
ように、謹直照明のスキャンで、上限値以下のレベルの
入力データに、例えば、フラグ°１°が付加されて、図
示の如くに格納される。

上記の如き、高照明によるスキャンが終了すると、第２
回目は、通常照明によって、再度、対象画像をスキャン
する・ このとき、該スキャンアドレスに対応して、上記画像メ
モリ４のフラグビットを読み出し、フラグ検出部４１で
判定して、該フラグビットが、例えば、１”であると、
上記高照明によるスキャンで入力データが得られている
ので、該２回目の入力データを無視し、該フラグビット
が、例えば、°Ｏ゛　であると、該通常照明による入力
データを正規の入力データとして、その優、画像メモリ
４に格納する。

上記の処理を対象画像の総ての画素について繰り返す、
　（処理ステップ５５，５６，５７．５８，５９．６０
参照）このときの、上記画像メモリ４には、（ｂ２）図
に示したように、フラグが０゛のアドレスに対して、該
通常照明による人力データが格納される。

このようにして、暗部から明部まで、正しいダイナミッ
クレンジによる入力画像が得られる。

このように、本発明は、最初、高照明で対象画像をスキ
ャンし、上限基準比較回路ｌで、ＣＣＤ素子の飽和レベ
ル以下の入力データの画素を抽出し、演算回路２で、該
入力データから、該ＣＣＤ素子の暗電流に対応するレベ
ルのベースデータを減算して、且つ、該画素の入力デー
タにフラグを付加し、対応するアドレスの画像メモリ４
に格納することを対象画像の全画素について行い、２回
目は、通常照明で再度同じ画像をスキャンし、同時に、
上記画像メモリ４から対応するアドレスのフラグをフラ
グ検出部４１で見て、該フラグが付加されていなければ
、該２回目の入力データを、その侭、画像メモリ４に格
納するようにして、暗部から明部まで、広いダイナミッ
クレンジの入力データを得ることができるようにした所
に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のＣＣＤ素子によ
る画像入力方式は、最初、高照明で暗い部分の画像デー
タを取り、次に、通常照明（低照明）で、明るい部分の
画像データをとることにより、ダイナミックレンジを広
くするもので、この両データを合わせて、上記ダイナミ
ックレンジの広い画像データを得る為に、上限基準デー
タ（上記高照明時で飽和する画素値）を境として、上記
最初の高照明によるスキャンでは；該上限基準データ以
下のデータにフラグを付加してその侭使用し、該上限基
準値を越えるものは無視して、次の通常照明のとき、上
記フラグビットの付加されていない画素について、その
時の入力データを該画素の入力データとして使用するよ
うにしたものであるので、ＣＣＤ素子を使用した画像入
力装置でも、暗部から明部まで、広いダイナミックレン
ジを持つ、スキャナ出力を得ることができ、高品位の画
像を短時間のスキャンで得ることができる効果がある。

【図面の簡単な説明】

第１図は本発明の原理構成図。 第２図は本発明の作用効果を示した図。 第３図は本発明の一実施例を示した図。 第４図は従来の画像入力方式を説明する図。 である。 図面において、 １は上限基準比較回路、２は演算回路。 ４は画像メモリ、４１はフラグ検出部。 ５はＣＣＤ素子。 ５０〜６０は処理ステップ。 をそれぞれ示す。 スキャナ出力 第　２　図　（その１） 第 図 （その２） （ｂｌ） （ｂ２） 本発明の一実施例を示した図 第　３　図　（その２） 終了 第 図 （その１） 第 図

Claims (1)

1. 【特許請求の範囲】 ＣＣＤ素子を用いた画素単位の画像入力装置において、 上限基準比較回路（１）と、上記上限基準比較回路（１
   ）で、上記画像入力装置からの入力データが上限基準値
   以下であるとき、上記入力されたデータから、該ＣＣＤ
   素子の暗電流による出力レベルに対応したベースデータ
   を減算して、且つ、フラグビットを付加する演算回路（
   ２）と、画像メモリ（４）上に記憶されている上記フラ
   グビットを検出するフラグ検出部（４１）とを備えて、 上記ＣＣＤ素子を用いた最初のスキャンでは高照明でス
   キャンを行い、上記上限基準比較回路（１）で上限基準
   値以上の画素値の得られた入力データを無視し、該上限
   基準値以下の画素値の得られた入力データに対しては、
   上記演算回路（２）で入力データから上記ベースデータ
   を引き算したデータに、フラグを付加して、スキャンア
   ドレスに対応するアドレスの画像メモリ（４）に格納し
   、上記ＣＣＤ素子を用いた２回目のスキャンでは、通常
   照明でスキャンを行い、上記画像メモリ（４）から読み
   出した、スキャンアドレスと同じアドレスに対応した画
   素の画像データに上記フラグが付加されていることを、
   上記フラグ検出部（４１）で検出したとき、該入力され
   たデータを無視し、該フラグ検出部（４１）で、対応画
   素にフラグビットが検出されなかったとき、上記入力デ
   ータを、上記画像メモリ（４）の対応アドレスに格納す
   ることを特徴とするＣＣＤ素子による画像入力方式。