JPH0410872Y2

JPH0410872Y2 -

Info

Publication number: JPH0410872Y2
Application number: JP1983164191U
Authority: JP
Priority date: 1983-10-24
Filing date: 1983-10-24
Publication date: 1992-03-17
Also published as: JPS6071271U

Description

【考案の詳細な説明】本考案は特定の入賞孔に球が入る等の一定の条
件が満たされた時に動作して球を通常の入賞孔よ
りも高い入球率で受け入れる役物を有したパチン
コゲーム機に関する。

従来のパチンコゲーム機では、役物は常に一定
時間動作するようになつており、動作中の入球数
は特に無期限であつたが、近時、役物動作中の入
球数を所定数以下に制限するように監督官庁によ
つて規制されている。そこで、役物への入球数を
マイクロスイツチ或いは光電スイツチ等のスイツ
チング手段で検知し、該スイツチング手段からの
信号をカウンタ回路で計数処理をし、入球数が所
定数となつた時には、一定時間に定められた役物
動作時間が満了しない時でも役物の動作を直ちに
終了させるようにし、以つて監督官庁の規制を満
足させることをパチンコゲーム機の製造者は考え
ている。

しかし、このように規制されたパチンコゲーム
機ではゲーム性に劣るために、パチンコゲーム機
の購入者であるパチンコホール業者が、故意にス
イツチング手段とカウンタ回路との間の接続線を
切断して入球数をカウント不能とし、以つて、従
来のもののように役物が入球数と無関係に一転時
間動作するように不正に改造して使用される虞れ
があり、従つてこのような不正な構造に対処し得
ることが、パチンコゲーム機の製造者に対して監
督官庁から併せて要望されている。

本考案は上記事情に鑑みてなされたものであ
り、その目的は、スイツチング手段とカウンタ回
路とを備えたものにおいて、両者を接続する接続
線が切断された場合には、役物動作無効信号が継
続して出力されるようになつて役物の動作が全く
なされないようにし、以つて不正な改造の防止を
図るようにしたパチンコゲーム機を提供するにあ
る。

以下本考案の一実施例について図面を参照しな
がら説明する。まず、パチンコゲーム機の盤面に
は、通常の入賞孔と例えば特定の入賞孔に入球す
る等の一定の条件が満たされた時に動作して開放
する役物とが備えられている。役物についてはパ
チンコゲーム機においては周知であるが、例えば
動作すると通常の入賞孔の数倍の開口幅で球を受
け入れるようになり、入球数に応じてゲーム者に
賞球を与えるようになつており、この役物の動作
中の入球率は役物が動作してない時の通常の入賞
孔に対する入球率に比べて著しく大きなものとな
る。さて、１は上記した役物に入つた球を検出す
るための常閉形のスイツチング手段としての例え
ば常閉形のマイクロスイツチで、これは役物に入
球した球を一列に整列させて通す通路に設けられ
ていて、球が通過しない時はオンしており、球が
通過すると短時間オフされる。即ち、マイクロス
イツチ１は、役物に球が入る毎に時間幅の小なる
パルス信号を生成するようになつている。２は入
力フイルタ回路で、３個の抵抗３，４，５とコン
デンサ６からなる。抵抗３はプルダウン用の抵抗
抗値のものであり、抵抗４及びコンデンサ５によ
りチヤタリング吸収用の時定数回路を形成してい
る。この入力回路２とマイクロスイツチ１とが２
本の接続線７，８によつて接続され、マイクロス
イツチ１の一端が接続線７を介してプラス電源端
子V_Bに接続され、マイクロスイツチ１の他端が
接続線８を介して入力回路２の抵抗３，４の共通
接続点に接続されている。９は波形整形回路で、
Ｒ−Ｓフリツプフロツプを構成する２個の
NANDゲート１０，１１及びインバータ１２と、
時定数回路を構成する抵抗１３及びコンデンサ１
４と、抵抗１５とから構成されている。抵抗１５
及び５はNANDゲート１０，１１の入力保護用
として作用する。１６はカウンタ回路で、これは
16進バイナリカウンタ１７と、ANDゲート１８
と、ORゲート１９とから構成されて10進カウン
タとして作用させている。２０は異常検出回路
で、これは２個のインバータ２１，２２と、抵抗
２３，２４と、コンデンサ２５とから構成されて
いて、抵抗２３とコンデンサ２５で所定の時間幅
を検出する積分回路が形成されている。２６は初
期リセツト信号発生回路で、これはインバータ２
７と、抵抗２８，２９と、コンデンサ３０とから
構成されており、抵抗２８の一端が電源端子V_B
に接続されている。３１及び３２はORゲートで
ある。３３は役物動作終了信号発生装置で、これ
は例えば、役物動作開始によつて計時作動を開始
し、該定時間が経過すると、役物動作終了信号
O₁を出力するもので、これの出力端子はORゲー
ト３２の一つの入力端子に接続されている。

尚、役物の動作は例えば電磁ソレノイドによつ
て行われ、一定の条件が満された時にその電磁ソ
レノイドが通電されることによつて動作されるよ
うになつており、ORゲート３２の出力端子がハ
イレベルになつて信号Oeが出力されると、これ
に伴なつて上述の電磁ソレノイドへの通電を断つ
て役物の動作を終了させるようにしている。

また、上記説明中、マイクロスイツチ１及び接
続線７，８以外の各構成は１つのプリント基板上
に実装されている。

次に上記構成の作用について説明する。まず、
電源が供給されると、初期リセツト信号発生回路
２６の抵抗２８を介してコンデンサ３０が充電さ
れる間、インバータ２７の入力端子がロウレベル
に保持されるから、この間該インバータ２７の出
力端子がハイレベルとなつて初期リセツト信号
Orが出力される。この信号OrはORゲート３１，
３２を介して役物に信号Oeを与えるから、電源
投入時に役物を必ず動作しない状態となり、更
に、ORゲート１９を介してバイナリカウンタ１
７のクリア端子CLにハイレベル信号が入力され
るから、該バイナリカウンタ１７はクリアされ
る。このようにして電源供給後に特定の入賞孔に
球が入る等の一定条件が満たされて役物が動作を
開始すると、これと同時に、役物動作終了信号発
生装置３３が計時作動を開始し、カウンタ回路１
６及び異常検出回路２０からの出力がない時に
は、設定時間が経過した時に、この役物動作終了
信号発生装置３３の出力端子３３ａから出力され
るハイレベルの役物動作終了信号O₁がORゲート
３２に与えられて、該ORゲート３２の出力端子
から信号Oeが出力され、これにより役物の動作
が終了される。

一方、マイクロスイツチ１は常閉形であるか
ら、通常はNANDゲート１１の一方の入力端子
１１ａにハイレベルが与えられており、その出力
端子１１ｂがロウレベル、NANDゲート１０の
一方の入力端子１０ａがハイレベル、その出力端
子１０ｂがハイレベルの状態で安定している。そ
こで、上述のように役物が動作している時に該役
物に球が入ると、その球は通路に整列されてマイ
クロスイツチ１を通過し、球が１個通過する毎に
該マイクロスイツチ１は短時間オフされ、従つて
入力フイルタ回路２を介してNANDゲート１１
の入力端子１１ａに時間幅の小なるロウレベルの
パルス信号が入力される。このパルス信号は波形
整形回路９で反転され且つ時間幅が一定化されて
カウンタ回路１６のバイナリカウンタ１７のクロ
ツク端子CKに入力されるから、マイクロスイツ
チ１を通過する球の数が該バイナリカウンタ１７
にてカウントされることとなる。そして、10個の
球がマイクロスイツチ１を通過するとバイナリカ
ウンタ１７の出力端子Q₁及びQ₅が同時にハイレ
ベルとなるから、ANDゲート１８はハイレベル
の役物動作終了信号O₂を出力し、ORゲート３２
の出力がハイレベルに変化する。従つて、役物動
作終了信号発生装置３３の出力端子３３ａから役
物動作終了信号O₁が出力される以前にANDゲー
ト１８から役物動作信号O₂が出力された時には
直ちにORゲート３２から信号Oeが出力されて役
物の動作が終了し、同時にORゲート１９を介し
てバイナリカウンタ１７のクリア端子CLにハイ
レベル信号が入力されて該バイナリカウンタ１７
がクリアされる。この場合、役物に入る球の数が
10個以下で設定時間が経過すると、前述したよう
に役物動作終了信号発生装置３３からの役物動作
終了信号O₁によつて役物の動作が終了されるが、
この時出力端子３３ａからの信号O₁がORゲート
１９を介してバイナリカウンタ１７のクリア端子
CLに与えられるから、該バイナリカウンタ１７
の計数は同時にクリアされる。

次に異常検出回路２０の動作について説明す
る。マイクロスイツチ１がオン状態の通常時に
は、波形整形回路９の出力がロウレベルで、イン
バータ２１の出力がハイレベルであるから、コン
デンサ２５は略満充電状態に充電されている。而
して、役物動作中にマイクロスイツチ１が球の通
過によつて開放されると、波形整形回路９が短時
間ハイレベルに変化され、これによりインバータ
２１の出力端子がロウレベルに変化されるが、抵
抗２３及びコンデンサ２５からなる積分回路の時
定数を例えば波形整形回路９の出力パルスの時間
幅の10倍以上の時間に定めているから、上述のよ
うにインバータ２１の出力端子がマイクロスイツ
チ１のオフによつて短時間ロウレベルに変化して
もインバータ２２の入力端子はハイレベルのまま
で変化せず、従つて、通常の作動時には異常検出
回路２０は出力を発生せず、インバータ２２の出
力端子はロウレベルのままに維持される。

ところで、パチンコホール業者等がゲーム性を
向上しようとして接続線７，８の一方又は両方を
切断した時には、マイクロスイツチ１のオン・オ
フがカウンタ回路１６に伝達されず、従つて、役
物への入球数の検出は不能となる。しかしなが
ら、このような場合には、波形整形回路９の
NANDゲート１１の入力端子１１ａが抵抗値の
小なる抵抗３でアースされていることによりロウ
レベルに維持されることとなり、そのNANDゲ
ート１１の出力端子１１ｂはハイレベルに変化
し、NANDゲート１０の一方の入力端子１０ａ
がロウレベル、出力端子１０ｂがハイレベルで安
定する。このようにNANDゲート１１の出力端
子１１ｂがハイレベルに維持されるから、インバ
ータ２１の出力はロウレベルに維持されることと
なり、抵抗２３及びコンデンサ２５からなる積分
回路の時定数によつて定まつた時間が経過する
と、インバータ２２の入力端子がロウレベルに変
化され、その出力端子がハイレベルとなるから、
このハイレベル信号が役物動作無効信号O₃とし
てORゲート３１を介してORゲート３２に与え
られ、該ORゲート３２から信号Oeが継続して出
力されることとなり、この結果、接続線７，８の
一方又は双方が切断されて若干の時間が経過した
後は継続的に信号Oeが出力された状態となつて、
役物の動作は全く行われないこととなる。

以上説明したように異常検出回路２０が作用す
るから、接続線７，８の一方又は双方を切断する
ことによつて、マイクロスイツチ１で検出された
入球数をカウンタ回路１６に与えられないように
し、以つて役物の動作を入球数に関係なく一定時
間にさせてゲーム性を向上させようと不正な改造
を行つても、改造した状態では、役物の動作が全
く行われなくなつて、改造の目的は達成できない
こととなり、従つて上記した異常検出回路２０の
存在により不正な改造は確実に防止されることと
なる。

尚、スイツチング手段としてはマイクロスイツ
チ１以外に光電スイツチ或いは磁気スイツチ等を
用いるようにしてもよく、また、役物動作終了信
号発生装置としては、上記したように設定時間で
動作終了信号を出力する以外に他の条件で動作終
了信号が出力されるようなものでもよい。

その他、本考案は要旨を変更しない範囲で種々
変形して実施し得るものであり、また、各回路の
構成をマイクロコンピユータに置き換えて同様な
作用を遂行させるようにしてもよい。

本考案は以上の説明から明らかなように、役物
動作中の入球数を規制すべくスイツチング手段と
カウンタ回路とを備えたものにおいて、両者を接
続する接続線が切断された場合には役物動作無効
信号が継続して出力されるようになつて役物の動
作が全く行われないようになり、以つて不正な改
善の防止を図ることができるパチンコゲーム機を
提供できる。

【図面の簡単な説明】

図面は本考案の一実施例を示す電気回路図であ
る。図面中、１はマイクロスイツチ（スイツチング
手段）、７及び８は接続線、９は波形整形回路、
１６はカウンタ回路、２０は異常検出回路、３３
は役物動作終了信号発生装置である。

Claims

【実用新案登録請求の範囲】

一定の条件を満たした時に役物を動作させて球
を受け入れるようにしたものにおいて、前記役物
に入る球を検知して前記球が入る毎に時間幅の小
なるパルス信号を生成する常閉形のスイツチング
手段と、このスイツチング手段からのパルス信号
を計数して予め定められた数に達した時に前記役
物の動作を終了させるための役物動作終了信号を
出力するカウンタ回路と、前記スイツチング手段
の出力信号の時間幅が所定時間を越える時にこれ
を検知して役物動作無効信号を出力する異常検出
回路とを具備してなるパチンコゲーム機。