JPH04109289A - 高精細化用液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ハイビジョン信号などを表示する場合に適
用して好適な高精細化用液晶表示装置に関する。

［従来の技術］ ハイビジョン信号による受信画像は周知のように高精細
化画像である。したがって、このようなハイビジョン信
号による高精細化画像を液晶表示素子によって再現する
には、当然のことながら、その液晶表示素子内の画素数
も従来の２倍以上必要とされる。

そのため、　１水平ラインを通常の走査時間（６３５μ
５ｅｃ）で駆動するのでは、その駆動時間がかかりすぎ
るためため、従来では第４図以下に示すような駆動方式
が採用されている。

第４図において、１０は高精細化用液晶表示素子であっ
て、画素１２はデルタ状に配列される。

この例では３ラインに亘り重複することなく画素が配列
されると共に、同一垂直走査位置上では１ラインおきに
画素が配列されるようなデルタ配列を採用している。

そして、第５図Ａに示す映像信号ＳＶの走査速度が例え
ば２倍に変換され、倍速変換後のＨ像信号ＳＶｏ　（同
図Ｂ）が端子１４を介してソースドライバ１６に供給さ
れる。これによって、通常の倍の速度で液晶表示素子１
０が駆動されて高精細化ｍ像（高解像度画像）が表示さ
れる。

１８は各ラインを時分割的に駆動するためのゲートドラ
イバである。

このように２　高精細化用液晶表示素子１０に映像信号
を供給する場合には、通常倍速変換した映像信号ＳＶｏ
を供給するようにしている。そのため、従来の液晶表示
装置２０には、第６０に示すような走査変換回路３０が
設けられる。

同図において、端子２２には映像信号Ｓ■が供給され、
これがタイミングコントロール回路４６に供給されて、
本例ではサブキャリアｆの４倍の周波数を持つクロック
４ｆと、その倍の周波数を持つクロック８ｆとが生成さ
れる。

端子２２に供給された映像信号ＳＶは、走査変換回Ｈ３
０を構成するフィルタ３２を介してＡ／Ｄ変換器３４に
供給されて４ｆのクロックにてサンプリングされると共
に、この４ｆでラインメモリ３６に書き込才れる。

ラインメモリ３６に書き込まれたディジタル映像信号は
、８ｆのクロックによってリードされ、リードされたデ
ィジタル映像信号はＤ／Ａ変換器３８に供給されて８ｆ
のクロックによりアナログ信号に変換される。その変換
後の映像信号は、フィルタ４０を介して倍速変換後の映
像信号ＳＶ。

となされたのち、液晶表示素子１０のインターフェース
として使用される映像反転回路４２を介して上述したソ
ースドライバ１６に供給される、［発明が解決しようと
するＩＩ！］ このように、従来の高精細化用液晶表示装置においては
、水平画素数の多い高精細化用液晶表示素子１０を使用
する関係上、入力した映像信号ＳＶそのものではなく、
これを例えば倍速変換した映像信号ＳＶｏによって液晶
表示素子１０を駆動するようにしている。

そのため、従来の液晶表示装置２０においては、どうし
ても第６図に示すような走査変換回路３０が必要となり
、回路規模の増大、それに伴うコストアップを招来して
いる。また、映像信号ＳＶを倍速変換することによって
、使用する帯域もそれだけ広がり、フィルタ３２．４０
などの構成が複雑化する欠点もあった。

もちろん、タイミングコントロール回路４６において生
成されるクロックの周波数も高いので、その分タイミン
グコントロール回路４６が高価にならざるをえなかった
。

そこで、この発明はこのような従来の課題を解決したも
のであって、構成の簡略化を図った高精細化用液晶表示
装置を提案するものである。

［課題を解決するための手段］ 上述の課題を解決するため、この発明においては、デル
タ状に配列された画素が３ラインに亘り重複することな
く配列され、かつ同一垂直走査位置上では１ラインおき
に画素が配列された高精細化用液晶表示素子が使用され
ると共に、奇数ラインの画素を駆動する第１のソースド
ライバと、 偶数ラインの画素を駆動する第２のソースドライバとを
有し、 これら両ソースドライバには映像信号が共通に供給され
ると共に、 この映像信号をサンプリングするために、両ソースドラ
イバに印加されるクロックとしては、　１８０度位相の
異なるクロックが使用されてなることを特徴とするもの
である。

［作　用］ デルタ配列された画素１２のうち奇数ラインに配列され
た画素１２ａは第１のソースドライバ１６ａに供給され
た映像信号Ｓ■によって駆動される。同じく、偶数ライ
ンに配列された画素１２ｂが第２のソースドライバ１６
ｂに供給された映像信号ＳＶによって駆動される。

第１のソースドライバ１６ａに供給された映像信号Ｓ■
は第１のサンプリングクロックＣＫａ　（第３図Ａ〉に
よってサンプリングされて各対応する画素１２ａに供給
される。これに対し、第２のソースドライバ１６ｂに供
給された映像信号Ｓ■は第１のサンプリングクロックＣ
Ｋａとは１８０度位相の興なる第２のサンプリングクロ
ックＣＫｂによってサンプリングされて対応する画素１
２ｂに供給される。

こうすることにより、映像信号ＳＶそのものは第３図Ｃ
に示すように、通常のクロックＣＫａによってサンプリ
ングされた間隔の丁度中間の位置に第２のサンプリング
クロックＣＫｂ　（第３図Ｂ）によって映像信号Ｓ■が
サンプリングされることになるから、倍速変換後の映像
信号Ｓｖをサンプリングしたのと等価になる。

その結果、簡易的に倍速変換後の映像信号ＳＶＯによっ
て液晶表示素子１０が駆動されたのと等価になる。

これによって、走査変換回路３０を使用しないでも簡易
的に倍速変換用の液晶表示装置を構成できる。

［実　施　例］ 続いて、この発明に係る高精細化用液晶表示装置の一例
を、第１図以下を参照して詳細に説明する。

第１図はこの発明に係る液晶表示装置２０の要部の一例
を示すものであって、高精細化用液晶表示素子１０とし
ては、従来と同じく第４図構成と同一のものが使用され
る。

すなわち、デルタ状に配列された画素が３ラインに亘り
重複することなく配列されると共に、同一垂直走査位置
上では１ラインおきに画素が配列されるように構成され
た高精細化用の液晶表示素子１０が使用されるものであ
る。

この発明では、このような液晶表示素子１０を駆動する
に際し、奇数ラインの画素１２ａを駆動する第１のソー
スドライバ１６ａと、偶数ラインの画素１２ｂを駆動す
る第２のソースドライバ１６ｂとが設けられ、それぞれ
には端子５０を介して映像信号ＳＶが共通に供給される
。

また、第１のソースドライバ１６ａには端子５２を介し
て第１のサンプリングクロックＣＫ、ａ（第３図Ａ）が
供給されて、映像信号ＳＶがこの第１のサンプリングク
ロックＣＫａによってサンプリングされ、サンプリング
された映像信号５Ｖａ（第３図Ｃ）が奇数ラインに配列
された画素】２ａに供給される。

また、同じ端子５２を介して供給された第１のサンプリ
ングクロックＣＫａがインバータ５４によって１８０度
位相が反転され、反転された第２のサンプリングクロッ
クＣＫｂが第２のソースドライバ１６ｂに供給されて映
像信号ＳＶがサンプリングされる。その結果、第３図Ｃ
に示すように、第１のサンプリングクロックＣＫａによ
ってサンプリングされた点のほぼ中間の位置がサンプリ
ングされ、サンプリングされた映像信号Ｓｖｂが偶数ラ
インに配列された画素１２ｂに供給される。

このように、１８０度位相の興なる第１および第２のサ
ンプリングクロックＣＫａ、ＣＫｂによって映像信号Ｓ
Ｖをサンプリングすれば、丁度映像信号ＳＶを倍速変換
した映像信号ＳＶｏに対して同一周波数のサンプリング
クロックによってこれをサンプリングしたのと等価な映
像信号５Ｖａｓｖｂが得られる。従って、倍速変換した
映像信号ＳＶｏによって液晶表示素子１０が駆動された
のと等価になる。

第２図はこのような処理を達成するための液晶表示装置
２０の具体例を示すものであって、端子２２に供給され
た映像信号Ｓ■は、タイミングコントロール回路４６に
供給されて第３図Ａに示すような第１のサンプリングク
ロックＣＫａが生成されると共に、反転回路４２に必要
な信号が供給される。反転回路４２において反転された
映像信号ＳＶが端子５０を介して第１および第２のソー
スドライバ１６ａ、１６ｂに共通に供給される。

［発明の効果］ 以上説明したように、この発明においては、奇数ライン
の画素を駆動する第１のソーストイラバと、偶数ライン
の画素を駆動する第２のソースドライバに対して映像信
号を共通に供給すると共に。

これらに加えられるサンプリングクロックの位相を１．
８０！異なるように構成したものである。

このようにすれば、　１８０度異なるサンプリングクロ
ックによって倍速変換後の映像信号をサンプリングした
のと等価な映像信号が得られるから、これによって液晶
表示素子を駆動することができる。

そのため、従来のような走査変換回路を必要とすること
なく、また、タイミングコントロール回路もその取り扱
う周波数が低くて済む。もちろん、ソースドライバに設
けられた反転回路などの液晶表示素子用インターフェー
スの周波数特性もその分緩やかになるので、構成が簡略
化される。

この発明の構成によれば、回路規模の縮小とそれに伴う
コストダウンを図れる特徴を有する。

したがって、この発明に係る高精細化用液晶表示装置は
、ハイビジョン用？ｌ！像信号などが供給される高精細
化用液晶表示装置に適用して極めて好適である。

第１図はこの発明に係る液晶表示装置の要部の一例を示
す系統図、第２図は液晶表示装置の系統図、第３図は液
晶駆動例を示す波形図、第４図は従来の液晶表示の駆動
状態を示す系統図、第５図はその動作説明に供する波形
図、第６図は従来の液晶表示装置の一例を示す系統図で
ある。

Ｓ　■ Ｋａ ＣＫｂ　　・　　　・ １２（４２ａ ６ａ ６ｂ 映像信号 第１のサンプリングクロック 第２のサンプリングクロック 高精細化用液晶表示素子 １２ｂ〉 画素 第１のソースドライバ 第２のソースドライバ ゲートドライバ

【図面の簡単な説明】

第 図 液晶表示装置２ｏの上音β 第　　１　図 液晶１駈動例 第３図

Claims (1)

【特許請求の範囲】
1. （１）デルタ状に配列された画素が３ラインに亘り重複
   することなく配列され、かつ同一垂直走査位置上では１
   ラインおきに画素が配列された高精細化用液晶表示素子
   が使用されると共に、奇数ラインの画素を駆動する第１
   のソースドライバと、 偶数ラインの画素を駆動する第２のソースドライバとを
   有し、 これら両ソースドライバには映像信号が共通に供給され
   ると共に、 この映像信号をサンプリングするために、上記両ソース
   ドライバに印加されるクロックとしては、１８０度位相
   の異なるクロックが使用されてなることを特徴とする高
   精細化用液晶表示装置。