JPH04109342A - 故障判別装置 - Google Patents
故障判別装置Info
- Publication number
- JPH04109342A JPH04109342A JP2228610A JP22861090A JPH04109342A JP H04109342 A JPH04109342 A JP H04109342A JP 2228610 A JP2228610 A JP 2228610A JP 22861090 A JP22861090 A JP 22861090A JP H04109342 A JPH04109342 A JP H04109342A
- Authority
- JP
- Japan
- Prior art keywords
- address
- error
- ecc
- stored
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 208000011580 syndromic disease Diseases 0.000 claims description 10
- 238000001514 detection method Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は故障判別装置に関し、特に情報処理または通信
その他ディジタル処理に用いられる記憶素子の故障を判
別する装置に関する。
その他ディジタル処理に用いられる記憶素子の故障を判
別する装置に関する。
従来技術
記憶素子の故障を判別するため、従来パリティチェック
技術または単一誤り二重誤り検出（以下ＦＣＣ）技術が
利用されている。
技術または単一誤り二重誤り検出（以下ＦＣＣ）技術が
利用されている。
ＥＣＣ技術を用いた記憶素子の故障判別のため、ＦＣＣ
検出回路でＦＣＣエラーを検出したとき、シンドローム
が発生される。
検出回路でＦＣＣエラーを検出したとき、シンドローム
が発生される。
しかし、ＦＣＣエラーのシンドロームは常に更新され最
新のエラーのみが格納されるか、最初に発生されたエラ
ーのみが保持されている。
新のエラーのみが格納されるか、最初に発生されたエラ
ーのみが保持されている。
従って、これら最新のエラーまたは最初に発生したエラ
ーで記憶素子の故障が判別されていた。
ーで記憶素子の故障が判別されていた。
発明の目的
本発明の目的は、記憶素子の故障箇所の判別を容品に行
えるようにした故障判別装置を提出することにある。
えるようにした故障判別装置を提出することにある。
発明の構成
本発明に係る故障判別装置は、複数のマイクロ命令を格
納する制御記憶と、この制御記憶から読出されるマイク
ロ命令のＥＣＣエラーを検出しシンドロームを発生する
ＥＣＣチェック回路と、このＦＣＣチェック回路でのＥ
ＣＣエラー検出の統計回数値を発生する加算器と、この
加算器からの統計回数値とＦＣＣチェック回路からのシ
ンドロームを一対として前記制御記憶に示されるアドレ
スと同一のアドレスに格納するエラーバッファと、この
エラーバッファからの統計回数値を格納し前記加算器に
与えるカウントレジスタとを含む構成である。
納する制御記憶と、この制御記憶から読出されるマイク
ロ命令のＥＣＣエラーを検出しシンドロームを発生する
ＥＣＣチェック回路と、このＦＣＣチェック回路でのＥ
ＣＣエラー検出の統計回数値を発生する加算器と、この
加算器からの統計回数値とＦＣＣチェック回路からのシ
ンドロームを一対として前記制御記憶に示されるアドレ
スと同一のアドレスに格納するエラーバッファと、この
エラーバッファからの統計回数値を格納し前記加算器に
与えるカウントレジスタとを含む構成である。
実施例
次に本発明の一実施例について図面を参照して詳細に説
明する。
明する。
本発明に適用される記憶素子は、一実施例で用いられる
制御記憶の他、主記憶、キャッシュ記憶、通常の命令を
格納する記憶回路およびレジスタファイルも含まれる。
制御記憶の他、主記憶、キャッシュ記憶、通常の命令を
格納する記憶回路およびレジスタファイルも含まれる。
図を参照すると、本発明の実施例は複数のマイクロ命令
を記憶する制御記憶１０、この制御記憶１０から読出す
べきマイクロ命令の制御記憶の記憶場所を示すアドレス
を格納し、又は格納しようとするアドレスレジスタ２０
、このアドレスレジスタ２０に格納されまたは格納され
ようとするアドレスで示された制８３ｅｆＥ１０の位置
から読出されたマイクロ命令を格納するり−Ｆレジスタ
３０、このリードレジスタ３０からの内容とアドレスレ
ジスタ２０からの内容とに基づいて制ＧｔｌｔｅｌＯか
ら次に読出すべきマイクロ命令のアドレスを生成するア
ドレス生成回路４０、リードレジスタ３０に格納された
マイクロ命令のＥＣＣエラーを検出するＦＣＣチェック
回路５０、この回路５０からのシンドロームに基づいて
ＥＣＣエラーを訂正し制御記ｔ＠ １０に格納するエラ
ー訂正回路９０ＳＥＣＣチェック回路５〔）てＥＣＣエ
ラー検出によりその検出の回路をカウントする加算器７
０、この加算器７０て生成されたＥＣＣエラー検出の統
計回数およびＦＣＣチェック回路５０でのシンドローム
をアドレス生成回路４０からのアドレスで示される位置
に格納するエラーバッファ８０ 、およびこのエラーバ
ッファ８０から与えられるＥＣＣエラー検出の統９１回
数を格納するカウントレジスタ６０を含む。
を記憶する制御記憶１０、この制御記憶１０から読出す
べきマイクロ命令の制御記憶の記憶場所を示すアドレス
を格納し、又は格納しようとするアドレスレジスタ２０
、このアドレスレジスタ２０に格納されまたは格納され
ようとするアドレスで示された制８３ｅｆＥ１０の位置
から読出されたマイクロ命令を格納するり−Ｆレジスタ
３０、このリードレジスタ３０からの内容とアドレスレ
ジスタ２０からの内容とに基づいて制ＧｔｌｔｅｌＯか
ら次に読出すべきマイクロ命令のアドレスを生成するア
ドレス生成回路４０、リードレジスタ３０に格納された
マイクロ命令のＥＣＣエラーを検出するＦＣＣチェック
回路５０、この回路５０からのシンドロームに基づいて
ＥＣＣエラーを訂正し制御記ｔ＠ １０に格納するエラ
ー訂正回路９０ＳＥＣＣチェック回路５〔）てＥＣＣエ
ラー検出によりその検出の回路をカウントする加算器７
０、この加算器７０て生成されたＥＣＣエラー検出の統
計回数およびＦＣＣチェック回路５０でのシンドローム
をアドレス生成回路４０からのアドレスで示される位置
に格納するエラーバッファ８０ 、およびこのエラーバ
ッファ８０から与えられるＥＣＣエラー検出の統９１回
数を格納するカウントレジスタ６０を含む。
次に、本発明の実施例の動作のうち特に特徴部分の動作
について図面を参照しながら説明する。
について図面を参照しながら説明する。
初期状態において、エラーバッファ８０およびカウント
レジスタ６０には、例えば初期値″０″がセットされて
いる。
レジスタ６０には、例えば初期値″０″がセットされて
いる。
いま、制御記憶１０の３番地に格納されているマイクロ
命令が読出されてリードレジスタ３０に格納されている
。この３番地のマイクロ命令のＥＣＣエラーがＥＣＣチ
ェック回路５０で検出されたとき、加算器７０でＥＣＣ
エラー検出の統計回数値“１″が生成されエラーバッフ
ァ８０の３番地に値“１”が格納される。このエラーバ
ッファ８０に格納された値′１″は、カウントレジスタ
６０に与えられ、格納される。
命令が読出されてリードレジスタ３０に格納されている
。この３番地のマイクロ命令のＥＣＣエラーがＥＣＣチ
ェック回路５０で検出されたとき、加算器７０でＥＣＣ
エラー検出の統計回数値“１″が生成されエラーバッフ
ァ８０の３番地に値“１”が格納される。このエラーバ
ッファ８０に格納された値′１″は、カウントレジスタ
６０に与えられ、格納される。
なお、制御記憶１０に対するアドレスおよびエラーバッ
ファ８０に対するアドレスは同一のものが与えられる。
ファ８０に対するアドレスは同一のものが与えられる。
発明の効果
本発明によれば、ＥＣＣエラー検出直前のＥＣＣエラー
検出の統３１回数を格納するカウントレジスタ６０．Ｅ
ＣＣチェック回路５０でのＥＣＣエラー検出に応答しカ
ウントレジスタ６０に格納された統＝１回数値をカウン
トアツプする加算器７〔〕、およびこの加算器７０から
の統計回数値およびＥＣＣチェック回路５０からのシン
ドロームを、制御記憶１０に！ｊえられるアドレスと同
じア１、レスに一対として格納するエラーバッファ８ｏ
を設けたことにより、ＥＣＣエラーが制御記憶］０の同
一アドレスに複数回発生したとしても、必要に応してエ
ラーバッファ８０の内容を読出すことができる。この結
果、ＥＣＣエラーの多発する記憶素子を判別できるとい
う効果がある。
検出の統３１回数を格納するカウントレジスタ６０．Ｅ
ＣＣチェック回路５０でのＥＣＣエラー検出に応答しカ
ウントレジスタ６０に格納された統＝１回数値をカウン
トアツプする加算器７〔〕、およびこの加算器７０から
の統計回数値およびＥＣＣチェック回路５０からのシン
ドロームを、制御記憶１０に！ｊえられるアドレスと同
じア１、レスに一対として格納するエラーバッファ８ｏ
を設けたことにより、ＥＣＣエラーが制御記憶］０の同
一アドレスに複数回発生したとしても、必要に応してエ
ラーバッファ８０の内容を読出すことができる。この結
果、ＥＣＣエラーの多発する記憶素子を判別できるとい
う効果がある。
【図面の簡単な説明】
図は本発明の一実施例を示す図である。
主要部分の符号の説明
１０・・・・・制御記憶
２０・・・・・・アドレスレジスタ
３０・・・・・・リードレジスタ
４０・・・・・・アドレス生成回路
５０・・・・ＦＣＣチェック回路
６０・・・・カウントレジスタ
７０・・・・・加算器
８０・・・・・エラーバッファ
９０・・・・・訂正回路
出願人 茨城［１本電気株式会ン１
Claims (1)
- （１）複数のマイクロ命令を格納する制御記憶手段と、
この制御記憶手段からのマイクロ命令の単一誤りを訂正
し二重誤りを検出するエラーを検出しシンドロームを発
生するチェック回路手段と、このチェック回路手段で検
出されたエラー回数値を発生するエラー回数値発生手段
と、このエラー回数値発生手段からのエラー回数値およ
び前記チェック回路手段からのシンドロームを一対とし
て前記制御記憶手段に与えられるアドレスと同じアドレ
スに格納するエラーバッファ手段とを含むことを特徴と
する故障判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228610A JPH04109342A (ja) | 1990-08-30 | 1990-08-30 | 故障判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228610A JPH04109342A (ja) | 1990-08-30 | 1990-08-30 | 故障判別装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04109342A true JPH04109342A (ja) | 1992-04-10 |
Family
ID=16879048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2228610A Pending JPH04109342A (ja) | 1990-08-30 | 1990-08-30 | 故障判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04109342A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157046A (en) * | 1978-05-31 | 1979-12-11 | Fujitsu Ltd | Memory error preservation system |
| JPS62290943A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 情報処理装置 |
-
1990
- 1990-08-30 JP JP2228610A patent/JPH04109342A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157046A (en) * | 1978-05-31 | 1979-12-11 | Fujitsu Ltd | Memory error preservation system |
| JPS62290943A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7350127B2 (en) | Error correction method and system | |
| US6519717B1 (en) | Mechanism to improve fault isolation and diagnosis in computers | |
| KR101983651B1 (ko) | Ｍｒａｍ 장 교란 검출 및 복구 | |
| US9354970B2 (en) | Method and apparatus for encoding erroneous data in an error correction code protected memory | |
| US20060156191A1 (en) | Memory addressing error protection systems and methods | |
| US8738989B2 (en) | Method and apparatus for detecting free page and a method and apparatus for decoding error correction code using the method and apparatus for detecting free page | |
| US6505318B1 (en) | Method and apparatus for partial error detection and correction of digital data | |
| JPH04109342A (ja) | 故障判別装置 | |
| KR101001068B1 (ko) | 저장된 데이터의 소프트웨어 오류 취약성의 감소 | |
| EP0533608A2 (en) | Method and apparatus for ensuring the recoverability of vital data in a data processing system | |
| KR102880561B1 (ko) | 이전에 발생한 에러 분석을 통해 에러대응동작을 선택하기 위한 메모리 시스템 및 메모리 시스템을 포함하는 데이터 처리 시스템 | |
| US10250279B2 (en) | Circuits and methods for writing and reading data | |
| JP3130796B2 (ja) | 制御記憶装置 | |
| US7360132B1 (en) | System and method for memory chip kill | |
| CN113808642B (zh) | 数据存取系统和操作数据存取系统的方法 | |
| US12393480B2 (en) | Reclamation of memory ECC bits for error tolerant number formats | |
| JPS58181348A (ja) | 誤り訂正・検出装置 | |
| JPH0344394B2 (ja) | ||
| JPH05165736A (ja) | 半導体記憶装置の２ビット誤り訂正回路 | |
| JP2930239B2 (ja) | 記憶装置の障害検出方法及び記憶制御装置 | |
| JPH05197580A (ja) | ２ビット誤り訂正回路 | |
| JPH0756816A (ja) | メモリの制御装置 | |
| JPS6327940A (ja) | 記憶制御装置 | |
| JPH04171550A (ja) | キャッシュメモリ | |
| JPH04255032A (ja) | 制御記憶装置のエラー訂正方式 |