JPH04111008A

JPH04111008A - 定電流源回路

Info

Publication number: JPH04111008A
Application number: JP2229293A
Authority: JP
Inventors: Seiichi Yamazaki; 誠一山崎
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-08-30
Filing date: 1990-08-30
Publication date: 1992-04-13
Also published as: US5180967A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野〉本発明は、ＣＭＯ３集積回路等における定電流源回路、
特に定電流源を自動式で起動するための回路構成に関す
るものである。

（従来の技術）従来、このような分野の技術としては、例えば特開昭６
２−２９３３２７号公報に記載されるものがあった。以
下、その構成を第２図を用いて説明する。

第２図は、従来の定電流源回路の一構成例を示す回路図
である。

この定電流源回路１０は、電源電圧ＶＤＤに基づき出力
端子ＯＵＴに定電流ＩＣを出力する回路であり、電源電
圧ＶＤＤまたは接地電位ＧＮＤに接続されるカレントミ
ラー回路１１、カレントミラー回路１２、抵抗素子１３
、及びＰチャネル型ＭＯ３ＦＥＴトランジスタ（以下、
ＰＭＯ３トランジスタという）１４を有している。

カレントミラー回＃！１１は、例えば１よりも大きい電
流利得Ｇ１を有しており、電源電圧ＶＤＤの供給により
電流■１をノードＮ１に流すＰＭＯＳトランジスタｌｌ
ａｌｌ型流利得Ｇ１に応じた電流■２をノードＮ２に流
すＰＭＯＳトランジスタｌｌｂとで構成されている。

カレントミラー回路１２は、例えば抵抗素子１３の電圧
降下値に応じて１ぐらいから１／２程度の範囲で変化す
る電流利得Ｇ２を有しており、ノードＮ２に流れる電流
■２を流すＮチャネル型ＭＯ８ＦＥＴトランジスタ（以
下、ＮＭＯＳトランジスタという）１２ａと、ノードＮ
１に流れる電流■１に基づき電流利得Ｇ２に応じた電流
■３を抵抗素子１３に流すＮＭＯＳトランジスタ１２ｂ
とで構成されている。

抵抗素子１３は、ＮＭＯ８１２ｂからの電流Ｉ３を接地
電位ＧＮＤに流し、電流Ｉ３の変動に応じてその電圧降
下値が変化するものである。この抵抗素子１３と、カレ
ントミラー回路１１．１２とにより１つの閉ループ回路
が構成されている。

ＰＭＯ８）ランジスタ１４は、電流１１に応じて定電流
ＩＣを出力端子ＯＵＴに出力するものて。

あり、ＰＭＯＳトランジスタｌｌａｌｌ型りカレントミ
ラー回路を構成している。

以上のように構成される定電流源回路１０には、例えば
起動用の外部信号を発生する起動装置が接続される。こ
の起動装置は、例えば電源電圧ＶＤＤの投入を検出する
検出手段、及びその検出手段の検出結果に基づきトリガ
となる起動用の外部信号を発生するトリガ発生手段等に
より構成される。

次に、動作を説明する。

定電流源回路１０を起動する場合、電源電圧■ＤＤを供
給すると共に、例えば外部に設けられた起動装置から起
動用の外部信号をノードＮｌ、Ｎ２等に供給する。する
と、定電流源回路１０は、ＰＭＯＳトランジスタ１１ａ
、１１ｂ及びＮＭＯＳトランジスタ１２ａ、１２ｂがそ
れぞれオンして、カレントミラー回路１１の電流利得と
、抵抗素子１３により規定されるカレントミラー回路１
２の電流利得との積が１になる動作点で安定状態となる
ように動作する。この時、カレントミラー回路１１．１
２及び抵抗素子１３からなる閉ループ回路に流れる電流
を、ＰＭＯＳトランジスタ１１ａ及び１４からなるカレ
ントミラー回路を介して出力端子ＯＵＴから定電流ＩＣ
として取り出すことができる。

以上のように動作する定電流源回路１０は、ＮＭＯ３ト
ランジスタ１．２ａ、１２ｂをそのゲート幅及びゲート
長の設定によりＭＯＳトランジスタの弱反転領域で動作
させるようにすると、定電流ＩＣの電流値に抵抗素子１
３の抵抗値を掛けた値は絶対温度に比例した特性を持つ
。よって、定電流源回路１０からの定電流ＩＣを抵抗素
子１３と同質、即ち抵抗素子１３と同一の温度特性を有
する抵抗素子に流すと、その抵抗素子の両端電圧は絶対
温度に比例した特性を持つことになる。従って、定電流
源回ｒｆ１１０によって、定電流ＩＣが得られると共に
、以上のような特性を利用することでＣＭＯ８集積回路
などの中に低消費電力の基準電圧源を容易に作り込むこ
とができる。

（発明が解決しようとする課題）しかしながら、上記構成の定電流源回路では、次のよう
な課題があった。

定電流源回路１０では、起動の際に、例えば外部信号を
用いるなめ、その外部信号を発生するための起動装置が
定電流源回路１０とは別個に必要となる。この起動装置
は、電源電圧ＶＤＤの投入検出を行う検出手段や、外部
信号の出力を行うトリガ発生手段等からなり構成が複雑
である。また、この起動装置では、電源投入時に電源電
圧ＶＤＤの変化の仕方がゆるやかである場合などに電源
投入検出が出来ないようなことがある。このような場合
、定電流源回路１０は、カレントミラー回路１１．１２
及び抵抗素子１３で構成される閉ループ回路が定電流Ｉ
Ｃを発生するための動作安定点に至らず、電流が流れな
い状態、即ちＰＭＯＳトランジスタｌｌａ、ｌｌｂ及び
ＮＭｏ５トランジスタ１２ａ、１２ｂの全てがオフ状態
で安定してしまうという問題が発生する。

定電流源回路１０の起動の仕方として、例えばカレント
ミラー回路１１．１２を構成するＰＭＯＳトランジスタ
ｌｌａ、ｌｌｂ及びＮＭＯＳトランジスタ１２ａ、１２
ｂの寄生容量等を利用して各トランジスタを動作させる
ことが考えられる。

ところが、この場合、起動が電源電圧ＶＤＤの投入状態
に依存して電源電圧ＶＤＤの投入の仕方によっては起動
が起こらなかったり、あるいは利用する寄生容量等の製
造上のばらつきに起因して起動動作が不安定化してしま
うおそれがあり、十分な動作安定性が得られない。従っ
て、この場合にも、前記従来技術の持つ課題を十分に解
決することができない。

本発明は、起動にかかわる回路構成の複雑化、動作の不
安定化及び機能性の低下等を来してしまう点について解
決した定電流源回路を提供するものである。

（課題を解決するための手段）第１の発明は、前記課題を解決するために、電源電圧に
基づき第１の電流を第１のノードに流すと共に、第１の
電流利得に応じた第２の電流を第２のノードに流す第１
のカレントミラー回路と、前記第２のノートに流れる前
記第２の電流を流すと共に、前記第１のノードに流れる
前記第１の電流に基づき第２の電流利得に応じた第３の
電流を流す第２のカレントミラー回路と、前記第２また
は第３の電流の変動に応じて前記第１または第２の電流
利得を変化させる抵抗素子とを、備えた定電流源回路に
おいて、前記電源電圧に基づき前記第１の電流に応じた
第１のオフリーク電流を前記第１のノートに流す第１の
起動用ＦＥＴトランジスタと前記電源電圧に基づき前記
第２の電流に応じた第２のオフリーク電流を前記第２の
ノートに流す第２の起動用ＦＥＴ）ランジスタとの少な
くともいずれか一方を設けたものである。

第２の発明は、電源電圧に基づき第１の電流を第１のノ
ードに流すと共に、第１の電流利得に応じた第２の電流
を第２のノードに流す第１のカレントミラー回路と、前
記第２のノードに流れる前記第２の電流を流すと共に、
前記第１のノードに流れる前記第１の電流に基づき第２
の電流利得に応じた第３の電流を流す第２のカレントミ
ラー回路と、前記第２または第３の電流の変動に応じて
前記第１または第２の電流利得を変化させる抵抗素子と
を、備えた定電流源回路において、次のように手段を講
じたものである。

即ち、前記電源電圧に基づき前記第１の電流に応じた第
１のオフリーク電流を前記第１のノートに流し、前記第
１のカレントミラー回路に応じた所定の導電型を有する
第１の起動用ＦＥＴ）ランジスタと、前記電源電圧に基
づき前記第２の電流に応じた第２のオフリーク電流を前
記第２のノードに流し、前記第２のカレントミラー回路
に応じ前記所定の導電型と相補的な導電型を有する第２
の起動用ＦＥＴトランジスタとを、設けたものである。

第３の発明は、第１または第２の発明において、前記第
１のカレントミラー回路は、前記第１の電流及び第２の
電流をそれぞれ流す第１導電型の第１及び第２のＦＥＴ
トランジスタで構成し、前記第２のカレントミラー回路
は、前記第２の電流及び第３の電流をそれぞれ流す前記
第１導電型と異なる第２導電型の第３及び第４のＦＥＴ
トランジスタで構成すると共に、前記第１の起動用ＦＥ
Ｔトランジスタのゲート幅／ゲート長の比は、前記第１
の電流及び第１のオフリーク電流の比に応じて前記第１
のＦＥＴトランジスタのゲート幅／ゲート長の比よりも
大きく設定し、前記第２の起動用ＦＥＴトランジスタの
ゲート幅／ゲート長の比は、前記第２の電流及び第２の
オフリーク電流の比に応じて前記第３のＦＥＴトランジ
スタのゲート幅／ゲート長の比よりも大きく設定したも
のである。

（作用）第１の発明によれば、以上のように定電流源回路を構成
したので、前記第１の起動用ＦＥＴトランジスタは、前
記第１のオフリーク電流を前記第１のノートに流し、前
記第１のカレントミラー回路を起動させて前記第１及び
第２の電流を流すように働き、前記第２の起動用ＦＥＴ
）ランジスタは、前記第２のオフリーク電流を前記第２
のノートに流し、前記第２のカレントミラー回路を起動
させて前記第２及び第３の電流を流すように働く。

第２の発明によれば、以上のように定電流源回路を構成
したので、第１の発明と同様の作用が得られると共に、
前記第１の起動用ＦＥＴトランジスタと前記第２の起動
用ＦＥＴトランジスタとが、それぞれ第１、第２のカレ
ンミラー回路に応じて相補的な導電型で構成される。

第３の発明によれば、以上のように定電流源回路を構成
したので、第１または第２の発明と同様の作用が得られ
ると共に、前記第１の起動用ＦＥＴトランジスタは、前
記第１のＦＥＴトランジスタにオフリーク電流が生じる
ことを考慮した場合に、前記第１のオフリーク電流が、
前記第１の電流及び第１のオフリーク電流の比に応じて
該第１のＦＥＴ）ランジスタのオフリーク電流よりも大
きな値を有するように働き、前記第２の起動用ＦＥＴト
ランジスタは、前記第３のＦＥＴトランジスタにオフリ
ーク電流が生じることを考慮した場合に、前記第２のオ
フリーク電流が、前記第２の電流及び第２のオフリーク
電流の比に応じて該第３のＦＥＴトランジスタのオフリ
ーク電流よりも大きな値を有するように働く。

従って、前記課題を解決できるのである。

（実施例）第１図は、本発明の第１の実施例を示す定電流源回路の
回路図である。

この定電流源図８２０は、例えば＋５■の電源電圧ＶＤ
Ｄに基づき出力端子ＯＵＴに定電流Ｉｃを出力する回路
であり、第１のカレントミラー回路２１を有している。

カレントミラー回路２１は、電流利得Ｇｌｌを有してお
り、電源電圧ＶＤＤに基づき第１の電流１１１を流す第
１のＦＥＴトランジスタであるＰＭＯＳトランジスタ２
１ａと、電流利得Ｇｌｌに応じた第２の電流１１２を流
す第２のＦＥＴトランジスタであるＰＭＯＳトランジス
タ２１ｂとを備えている。このＰＭＯ３トランジスタ２
１ａ。

２１ｂは、それぞれのゲート電極がＰＭＯＳトランジス
タ２１ａのドレイン電極と共に第１のノードＮｌｌに共
通接続され、それぞれのソース電極及びバルク電極が電
源電圧ＶＤＤに共通接続され、ＰＭＯＳトランジスタ２
１ｂのドレイン電極が第２のノードＮ１２に接続されて
いる。ここで、ＰＭＯＳトランジスタ２１ａ、２１ｂは
、残灰転領域で動作させても構わないなめ、そのゲート
幅Ｗとゲート長しの比Ｗ／Ｌは、例えばそれぞれ２０／
１０．４０／１０（単位：μｍ／μｍ）に設定されてい
る。カレントミラー回路２１には、ノードＮｌｌ及びノ
ードＮ１２を介して第２のカレントミラー回路２２が接
続されている。

カレントミラー回路２２は、電流利得Ｇ１２を有してお
り、ノードＮ１２に流れる電流１１２等を流す第３のＦ
ＥＴトランジスタであるＮＭＯＳトランジスタ２２ａと
、電流利得Ｇ１２に応じた第３の電流１１３を流す第４
のＦＥＴトランジスタであるＮＭＯ３トランジスタ２２
ｂとを備えている。このＮＭＯ３）ランジスタ２２ａ、
２２ｂは、それぞれのゲート電極がＮＭＯＳトランジス
タ２２ａのドレイン電極と共にノードＮ１２に共通接続
され、ＮＭＯＳトランジスタ２２ｂのドレイン電極がノ
ードＮｉｌに接続され、ＮＭＯＳトランジスタ２２ａの
ソース電極及びバルク電極とＮＭＯＳトランジスタ２２
ｂのバルク電極とはそれぞれ接地電位ＧＮＤに共通接続
されている。ここで、ＮＭＯＳトランジスタ２２ａ、２
２ｂは、例えば弱反転領域で動作するように、それらの
ゲート幅Ｗとゲート長しの比Ｗ／Ｌは、例えばそれぞれ
３００／１０，３００／１０（単位：μｍ／μｍ）に設
定されている。

カレントミラー回路２２のＮＭＯＳトランジスタ２２ｂ
のソース電極と接地電位ＧＮＤとの間には、例えば抵抗
値がＩＭΩ前後の抵抗素子２３が接続されている。この
抵抗素子２３と、カレントミラー回路２１及び２２とに
より１つの閉ループ回路Ａが構成されている。

電源電圧ＶＤＤと出力端子ＯＵＴの間には、２ＭＯ３ト
ランジスタ２１ａと共にカレントミラー回路を構成する
ＰＭＯＳトランジスタ２４が接続されている。このＰＭ
ＯＳトランジスタ２４は、ソース電極が電源電圧ＶＤＤ
に、トレイン電極が出力端子ＯＵＴに、ゲート電極がノ
ードＮＩＬにそれぞれ接続されている。ここで、ＰＭＯ
Ｓトランジスタ２４は、例えば比Ｗ／Ｌが２００／１０
（単位：μｍ／μｍ）に設定されている。

さらに、ノードＮｌｌ、１２には、”本実施例の特徴で
あり、第１の起動用ＦＥＴトランジスタであるＮＭＯ８
）ランジスタ２５及び第２の起動用ＦＥＴトランジスタ
であるＰＭＯＳトランジスタ２６がそれぞれ接続されて
いる。

ＮＭＯＳトランジスタ２５は、ノードＮｌｌに第１のオ
フリーク電流Ｉｏｆｌを供給するものであり、ゲート電
極、ソース電極、及びバルク電極が接地電位ＧＮＤに共
通接続され、ドレイン電極がノードＮｌｌに接続されて
いる。ここで、ＮＭＯＳトランジスタ２５は、チャネル
長（ゲート長し）をできる限り短くし、かつ比Ｗ／Ｌを
ＰＭＯ８）ランジスタ２１ａの比Ｗ／Ｌの数倍以上とし
ており、例えばその比Ｗ／Ｌが、２０／１．２　（単位
二μｍ／μｍ）程度に設定されている。

ＰＭＯＳトランジスタ２６は、ノードＮ１２に第２のオ
フリーク電流Ｉ　Ｏｆ２を供給するものであり、ゲート
電極、ソース電極、及びバルク電極が電源電圧ＶＤＤに
共通接続され、ドレイン電極がノードＮ１２に接続され
ている。ここで、ＰＭＯＳトランジスタ２６は、チャネ
ル長（ゲート長し）をできる限り短くし、かつ比Ｗ／Ｌ
をＮＭＯＳトランジスタ２２ａの比Ｗ／Ｌの数倍以上と
しており、例えばその比Ｗ／Ｌが２００／１．２　（単
位：μｍ／μｍ）程度に設定されている。

次に、定電流源回路２０の動作を、起動後の動作■、起
動時の動作■に分けて説明する。

起動後の動作■　カレントミラー回路２１，２２及び抵
抗素子２３からなる閉ループ回路Ａが起動された状態で
、抵抗素子２３の両端電圧は２０ｍＶ前後の値となる。

よって、抵抗素子２３に流れる電流１１３は２０ｎＡ前
後となり、その結果、閉ループ回路ＡではＰＭＯ８トラ
ンジスタ２１ａのドレイン電極に電流１１１として２０
ｎＡ前後が流れる。すると、カレントミラー回路２１の
電流利得ＧｌｌがＰＭＯＳトランジスタ２１ａ、２１ｂ
の比Ｗ／Ｌの比から２であるなめ、ｐＭＯｓトランジス
タ２１ｂのドレイン電極には、電流■１２として４０ｎ
Ａ前後が流れる。

以上のように、カレントミラー回路２１にその電流利得
Ｇ１１（＝２＞に応じた電流１１１．１１２が流れ、そ
の電流Ｉｌｌ、１１２がそれぞれノードＮｌｌ、Ｎ１２
を介してカレントミラー回路１２に流れ込むと、カレン
トミラー回路１２は、電流１１３が流れる抵抗素子２３
の電圧降下により電流利得Ｇ１２が１／２程度に滅し、
カレントミラー回路１１及び１２の電流利得の積が１と
なって、閉ループ回路Ａは動作の安定点に達する。

この閉ループ回ｉ￥８Ａが動作の安定点に達している場
合、ＰＭＯ３トランジスタ２’ｌａ及び２４で構成され
るカレントミラー回路により、ＰＭＯＳトランジスタ２
４のトレイン電流は、ＰＭＯＳトランジスタ２１ａのド
レイン電流が１０倍される結果、２００ｎＡ流れ、これ
が定電流ＩＣとして出力端子ＯＵＴに出力される。

起動時の動作■　電源電圧ＶＤＤが供給されると、ＮＭ
ＯＳトランジスタ２５及びＰＭＯＳトランジスタ２６は
ゲート電極とソース電極が短絡されているためトランジ
スタの動作としてはオフ状態のままであるが、各トラン
ジスタのチャネル長りを例えば１．２μｍ程度と短くし
ているため、トランジスタがオフ状態でも、それぞれの
ドレイン電極にいくらかの電流、即ちオフリーク電流■
ｏｆ１　、　　Ｉｏｆ２が流れる。

電源電圧ＶＤＤが供給されても、閉ループ回路Ａが起動
されず、ＰＭＯＳトランジスタ２１ａ。

２１ｂ及びＮ　Ｍ　ＯＳ　トランジスタ２２ａ、２２ｂ
の全てがオフ状態になっていた場合、電源電圧■ＤＤに
基づきＰＭＯＳトランジスタ２６のオフリーク電流Ｉ　
Ｏｆ２がノードＮ１２に供給され、ＮＭＯＳトランジス
タ２５のオフリーク電流Ｉｏｆ１がノードＮｌｌに供給
される。

オフリーク電流Ｉ　Ｏｆ２がノードＮ１２に、オフリー
ク電流ＩｏｆｌがノードＮｉｌにそれぞれ供給されると
、例えばオフリーク電流Ｉ　Ｏｆ２がカレントミラー回
路２２によりＮＭＯＳトランジスタ２２ｂのトレイン電
極に伝達され、ＮＭＯＳトランジスタ２２ｂのドレイン
電流がＮＭＯＳトランジスタ２５のオフリーク電流ｌ０
ｆｌと合流して、ＰＭ　ＯＳ　）ランジスタ２１ａのト
レイン電極に供給され、ＰＭＯＳトランジスタ２１ａの
トレイン電流は、カレントミラー回路２１により、Ｐ　
Ｍ　ＯＳトランジスタ２１ｂのドレイン電極に伝達され
、ＰＭＯＳトランジスタ２１ｂのトレイン電流がオフリ
ーク電流Ｉ　ｏｆ２と合流して、ＮＭＯＳトランジスタ
２２ａのドレイン電極に供給されるという過程が、閉ル
ープ回路Ａの中でつくられる。

この時、閉ループ回路Ａの一巡電流利得は、閉ループ回
路Ａを流れる電流が抵抗素子２３の電圧降下分を無視し
得る程小さい場合には、カレントミラー回路２１の電流
利得ＧｌｌであるＰＭＯＳトランジスタ２１ａ、２１ｂ
の比Ｗ／Ｌの比：２と、カレントミラー回路２２の電流
利得Ｇ１２であるＮＭＯＳトランジスタ２２ａ、２２ｂ
の比Ｗ／Ｌの比＝１との積、即ち２となる。従って、オ
フリーク電流Ｉｏｆｌ　、　　Ｉｏｆ２は、閉ループ回
路Ａの中で増福されていく。オフリーク電流Ｉ　ｏｆｆ
１０ｆ２が増幅されて、閉ループ回路Ａ内の電流が増加
し電流■３が増加していくと、抵抗素子２３の電圧降下
（値）も増大していく。そのため、ＮＭＯＳトランジス
タ２２ｂのソース電極及びトレイン電極間の電位差が減
少し、カレントミラー回路２２の電流利得Ｇ１２は、電
流Ｉ３の増加につれて減少していき、その電流利得Ｇ１
２が１／２になった時、閉ループ回路Ａは動作の安定点
に達する。この状態が起動後の動作■の状態である。

以上のようにして、ＮＭＯ３トランジスタ２５及びＰＭ
ＯＳトランジスタ２６のオフリーク電流Ｉｏｆｌ　、　
　Ｉｏｆ２によって、閉ループ回路Ａが起動される。

本実施例では、次のような利点を有している。

（Ａ）閉ループ回路Ａに、ＮＭＯＳトランジスタ２５及
びＰＭＯＳトランジスタ２６を設けて定電流源回路２０
を構成したので、回路を起動するために外部信号を必要
とせず、電源電圧ＶＤＤの投入に基づきノードＮｌｌ、
Ｎ１２に流れるオフリ−ク電流ｌ０ｆｌ　、　　ｌ０ｆ
２により回路の起動を行える。従って、定電流源回路２
０では、簡単な回路構成で、しかも信顆性の高い安定し
た起動動作を実現できる。特に、電源電圧ＶＤＤ投入時
に電源の変化の仕方がゆるやかであっても、従来のよう
に電源投入検出ができないために起動されないようなこ
とを回避できる。

（Ｂ）ＮＭＯＳトランジスタ２５の比Ｗ／Ｌは、ＰＭＯ
Ｓトランジスタ２１ａの比Ｗ／Ｌを２０／１０とした場
合に、２０／１．２程度に設定し、ＰＭＯＳトランジス
タ２６の比Ｗ／Ｌは、ＮＭＯＳトランジスタ２２ａの比
Ｗ／Ｌを３００／１０とした場合に、２００／１．２程
度に設定した。

そのため、ＰＭＯ８トランジスタ２１ａ及びＮＭＯＳト
ランジスタ２２ａのオフリーク電流は、それぞれＮＭＯ
Ｓトランジスタ２５のオフリーク電流Ｉ　Ｏｆｌ及びＰ
ＭＯ８トランジスタ２６のオフリーク電流Ｉ　Ｏｆ２よ
りも大きくなる。

よって、例えばＰＭＯＳトランジスタ２６のオフリーク
電流Ｉ　Ｏｆ２がノードＮ１２に供給されると、そのオ
フリーク電流Ｉ　ｏｆ２は、ＮＭＯＳトランジスタ２２
ａのオフリーク電流分よりも多くなる。そのため、例え
ばオフリーク電流Ｉ　ｏｆ２がＮＮ１０Ｓトランジスタ
２２ａのオフリーク電流以下の場合などに起こるように
、ＮＭＯＳトランジスタ２２ａのゲート・ソース間電圧
が○のま跋変わらすＮＭＯ８）ランジスタ２２ａの電流
がＮＭＯＳトランジスタ２２ｂに伝達されないような現
象を回避て′きる。

従って、定電流源回路２０では、カレントミラー回路１
２の電流利得Ｇ１２の製造ばらつきを考慮しても、ＮＭ
ＯＳトランジスタ２２ａを流れるオフリーク電流Ｉ　ｏ
ｆ２は確実にＮＭＯＳトランジスタ２２ｂに伝達される
。同様に、オフリーク電流Ｉ　ｏｆｌがＰＭＯＳトラン
ジスタ２１ａのオフリーク電流よりも大きくなるため、
ＰＭＯ３トランジスタ２１ａからＰＭＯ３トランジスタ
２１ｂへの電流の伝達が確実に行われる。よって、カレ
ントミラー回路２１．２２の起動、即ち定電流源回路２
０の起動が確実に行われる。

さらに、以上のようなＮＭＯＳトランジスタ２５及びＰ
ＭＯＳトランジスタ２６の比Ｗ／Ｌの設定により、確実
にかつ安定した起動を行えるのに加えて、起動後の定電
流ＩＣの供給動作において、オフリーク電流Ｉ　Ｏｆｌ
　、　Ｏｆ２が支障を来さない程度の電流にするような
考慮を図ることができる。

（Ｃ）定電流源回路２０では、ノードＮｉｌにオフリー
ク電流Ｉ　Ｏｆｌを供給する第１の起動用ＦＥＴトラン
ジスタにＮチャネル型であるＮＭＯＳトランジスタ２５
を用い、ノードＮ１２にオフリーク電流Ｉ　ｏｆ２を供
給する第２の起動用ＦＥＴトランジスタにＰチャネル型
であるＰＭＯＳトランジスタ２６を用いた。そのため、
ＮＭＯＳトランジスタ２５及びＰＭＯＳトランジスタ２
６は、異なる導電型のＦＥＴトランジスタで構成される
。

このように、定電流源回路２０では、ＰＭＯＳトランジ
スタ２１ａに対しては、ＮＭＯＳトランジスタ２５を対
応させ、ＮＭＯ３）ランジスタ２２ａに対しては、ＰＭ
ＯＳトランジスタ２６を対応させることによって、製造
ばらつきにより、各トランジスタのオフリーク電流のレ
ベルがＰＭＯＳトランジスタ側がＮＭＯＳトランジスタ
側よりも大きくなった場合と、ＮＭＯＳトランジスタ側
がＰＭＯＳトランジスタ側よりも大きくなった場合のい
ずれの場合にも、ＮＭＯＳトランジスタ２ヲあるいはＰ
ＭＯＳトランジスタ２６のどちらがか有効に働いて確実
な起動を実現させることができる。

（Ｄ）カレントミラー回路２１及び′２２をそれぞれ構
成するＰＭＯＳトランジスタ２１ａ、２１ｂ及びＮＭＯ
Ｓトランジスタ２２ａ、２２ｂは、ゲート長りを１０μ
ｍ程度にし通常よりも比較的長く設定した。このため、
各トランジスタのドレイン電流のトレイン・ソース間の
電圧依存性を極力小さくすることができ、ＰＭＯ３）ラ
ンジスタ２１ａと２１ｂ、あるいはＮＭＯＳトランジス
タ２２ａと２２ｂのペアを組むトランジスタのドレイン
・ソース間電圧の違いによるカレントミラー回路２１．
２２の電流利得の誤差を小さくすることができる。これ
によって、ゲート長しが短い場合よりも、理想のカレン
トミラー回路の特性に近付けることができる。

第３図は、本発明の第２の実施例を示す定電流源回路の
回路図である。

この定電流源回路３０は、定電流源回路２０において、
ＰＭＯ３トランジスタとＮＭＯＳトランジスタとを全て
入れ換え、電源電圧ＶＤＤと接地電位とを入れ換えた構
成を有しており、第１のカレントミラー回路３１、第２
のカレントミラー回路３２、抵抗素子３３、ＮＭＯ８）
ランシスタ３４、第１の起動用ＦＥＴトランジスタであ
るＮＭＯＳトランジスタ３５、及び第２の起動用ＦＥＴ
トランジスタであるＰＭＯＳトランジスタ３６を備えて
いる。

ここで、カレントミラー回路３１は、第１、第２のＦＥ
ＴトランジスタであるＰＭＯＳトランジスタ３１ａ、３
１ｂを有しており、カレントミラー回路３２は、第３、
第４のＦＥＴトランジスタであるＮＭＯＳトランジスタ
３２ａ、３２ｂを有している。ＰＭＯＳトランジスタ３
１ａ、３１ｂ及びＮＭＯＳトランジスタ３２ａ、３２ｂ
の比Ｗ／Ｌは、それぞれ３００／１０．３００／１０．
２０／′１０．４０／１０（単位：μｍ、７μｍ）に設
定されている。また、ＮＭＯ３トランジスタ３４、ＮＭ
ＯＳトランジスタ３５、及びＰＭＯ８トランジスタ３６
の比Ｗ／Ｌは、それぞれ２００／１０．２００／１．２
．２０／１．２　（単位：μｍ／μｍ）に設定されてい
る。

この第２の実施例では、ＰＭＯＳトランジスタ３１ａ、
３１ｂか弱反転領域で動作して、第１の実施例とほぼ同
様の作用、効果が得られる。

第４図は、本発明の第３の実施例を示す定電流源回路の
回路図である。

この定電流源回＃Ｉ４０は、定電流源回路２０において
、ＮＭＯ３トランジスタ２５及びＰＭＯＳトランジスタ
２６を設ける代わりに、ＮＭＯＳトランジスタ２５とほ
ぼ同様に機能し、起動後の定電流の供給動作に支障を来
さない程度に、十分大きなオフリーク電流ｌ０ｆｌをノ
ードＮｉｌに供給するように比Ｗ／Ｌを十分に大きく設
定したＰＭ０Ｓトランジスタ４１を第１の起動用ＦＥＴ
トランジスタとして設けたものである。

この第３の実施例では、第１の実施例とほぼ同様の作用
が得られ、はぼ同様に利点（Ａ＞、（Ｂ）及び（Ｄ＞が
得られる。

第５図は、本発明の第４の実施例を示す定電流源回路の
回路図である。

この定電流源回路５０は、定電流源回路２０において、
ＮＭＯ８）ランジスタ２５及びＰＭＯＳトランジスタ２
６を設ける代わりに、ＰＭＯ８トランジスタ２６とほぼ
同様に機能し、起動後の定電流供給動作に支障を来さな
い程度に、十分大きなオフリーク電流Ｉ　ｏｆ２をノー
ドＮ１２に供給するように比Ｗ／Ｌを十分に大きく設定
したＮＭＯＳトランジスタ５１を第２の起動用ＦＥＴ）
ランジスタとして設けたものである。

この第４の実施例では、第１の実施例とほぼ同様の作用
が得られ、はぼ同様に利点（Ａ＞、（Ｂ）及び（Ｄ＞が
得られる。

第６図は、本発明の第５の実施例を示す定電流源回路の
回路図である。

この定電流源回路６０は、定電流源回路２０とほぼ同様
の構成を有しており、それと異なる点は、カレントミラ
ー回路２１をＰＭＯ３トランジスタ２１ｄ、２１ｃを付
加した２段構成とし、カレントミラー回路２２をＮＭＯ
Ｓトランジスタ２２ｃ２２ｄを付加した２段構成にした
ことである。

この第５の実施例では、第１の実施例と同様の作用、効
果が得られると共に、カレントミラー回路２１．２２に
おける各トランジスタのドレイン電流のソース・トレイ
ン間電圧に対する依存性を小さくでき、カレントミラー
回路２１．２２の電流利得の誤差の低減化を促進できる
という利点が得られる。

なお、本発明は、図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。

（Ｉ＞定電流源回路２０，３０，４０．５０ｉ　６０は
、回路構成や、比Ｗ／Ｌ及び抵抗値を含む回路定数等の
変更が可能である。その−例としては次のようなものが
挙げられる。

■　例えば定電流源回路２０．６０は、例えばＮＭＯ３
）ランジスタ２２ａ、２２ｂを、弱反転領域で動作させ
るようにしたため、従来の定電流源回路１０と同様に低
消費電力の基準電圧源への適用が可能であるが、用途に
応じては、残灰転領域で動作するようにしたり、あるい
はＰＭＯ８）ランジスタ２１ａ、２１ｂの動作領域の変
更などが適宜可能である。ＰＭＯ３トランジスタ２１ａ
２１ｂ、２４．２６及びＮＭＯＳトランジスタ２２ａ、
２２ｂ、２５等の比Ｗ／Ｌは、−例を示したものて′あ
り、カレントミラー回路２１．２２の電流利得Ｇｌｌ、
Ｇ１２の設定等の回路設計等に応じて適宜変更が可能で
ある。また、例えば製造ばらつき等を考慮しなくてもよ
い場合などには、ＮＭＯ３トランジスタ２５及びＰＭＯ
８トランジスタ２６は、導電型を適宜変更しで構成して
もよい。

カレントミラー回路２１．２２の構成は、−例として挙
げたＰＭＯＳトランジスタ２１ｃ、２１ｄ及びＮＭＯ３
トランジスタ２２ｃ、２２ｄを付加する以外にも種々の
変形が可能である。

■　定電流源回路３０は、例えばＰ　Ｍ　ＯＳ　ｈラン
ジメタ３１ａ、３１ｂ、３６及びＮＭＯ３トランジスタ
３２ａ、３２ｂ、３４．３５の比Ｗ／Ｌ及び導電型等の
変更が可能である。

■　定電流源回路４０．５０は、ＰＭＯ３トランジスタ
４１及びＮＭＯＳトランジスタ５１の導電型の変更など
が可能である。

■　上記第１〜第５の実施例では、ＰＭＯＳトランジス
タ２４またはＮＭＯ８）ランジスタ３４を設け、ＰＭＯ
Ｓトランジスタ２１ａまたはＮＭＯＳトランジスタ３２
ａとによりカレントミラー回路を構成して定電流ＩＣを
取り出すようにしたが、これは他の方法によってもよい
。

（ＩＩ）定電流源回路２０〜６０では、１つの閉ループ
回路Ａ等を構成してそれにより定電流ＩＣを取り出すよ
うにしたが、例えば閉ループ回路Ａ等を複数設けて定電
流源回路を構成してもよい。また、定電流源回路２０〜
６０に、他の回路構成を付加してもよい。

（発明の効果）以上詳細に説明したように、第１の発明によれば、前記
第１の起動用ＦＥＴトランジスタと前記第２の起動用Ｆ
ＥＴ）−ランシタとのうち少なくともいずれか一方を設
けて定電流源回路を構成したので、起動に際して外部信
号の入力を必要とせず、電源電圧の投入に基づく自励式
により、簡単な構成でかつ確実に安定した信頼性の高い
起動がなされる定電流源回路を実現できる。

第２の発明によれば、第１の発明と同様の効果が得られ
ると共に、前記第１の起動用ＦＥＴトランジスタと前記
第２の起動用ＦＥＴトランジスタとを、それぞれ前記第
１、第２のカレントミラー回路に応じて相補的な導電型
で構成したので、例えば製造ばらつきにより、前記第１
、第２の起動用ＦＥＴ）ランジスタにオフリーク電流レ
ベルのばらつきが生じても、前記第１または第２の起動
用ＦＥＴトランジスタのいずれかが有効に働いて前記第
１または第２のノートにオフリーク電流が流れ、確実で
安定した起動動作を実現できる。

第３の発明によれば、第１または第２の発明と同様の効
果が得られると共に、前記第１及び第２のＦＥＴトラン
ジスタにオフリーク電流が生じることを考慮した場合に
、前記第１及び第２のオフリーク電流は、起動後の回路
動作に支障を来さない程度に、それぞれ前記第１及び第
３のＦＥＴ）ランジスタのオフリーク電流よりも大きく
でき、第１及び第２のカレントミラー回路、即ち前記定
電流源回路を確実に起動させることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す定電流源回路の回
路図、第２図は従来の定電流源回路の一構成例を示す回
路図、第３図は本発明の第２の実施例を示す定電流源回
路の回路図、第４図は本発明の第３の実施例を示す定電
流源回路の回路図、第５図は本発明の第４の実施例を示
す定電流源回路の回路図、第６図は本発明の第５の実施
例を示す定電流源回路の回路図である。２０．３０，４０，５０．６０・・・定電流源回路、２
１．３１・・・第１のカレントミラー回路、２２゜３２
・・・第２のカレントミラー回路、２１　ａ、　２　ｌ
ｂ、２４．３１ａ、３１ｂ・・−ＰＭＯＳトランジスタ
、２２ａ、２２ｂ、３２ａ、３２ｂ、３４−・ＮＭＯＳ
トランジスタ、２５．３５・・・第１の起動用ＦＥＴト
ランジスタであるＮＭＯ８トランジスタ、２６．３６・
・・第２の起動用ＦＥＴトランジスタであるＰＭＯＳト
ランジスタ、４１・・・第１の起動用ＦＥＴ　トランジ
スタであるＰＭＯＳトランジスタ、５１・・・第２の起
動用ＦＥＴトランジスタであるＮＭＯＳトランジスタ、
Ｎ１１．Ｎ２１・・・第１のノード、Ｎ１２．Ｎ２２・
・・第２のノード、■１１゜１１２．１１３・・・電流
、Ｉｏｆｌ　、　　ｌ０ｆ２・・・第１、第２のオフリ
ーク電流、ＩＣ・・・定電流、ＶＤＤ・・・電源電圧、
ＧＮＤ・・・接地電位。

Claims

【特許請求の範囲】１、電源電圧に基づき第１の電流を第１のノードに流す
と共に、第１の電流利得に応じた第２の電流を第２のノ
ードに流す第１のカレントミラー回路と、前記第２のノ
ードに流れる前記第２の電流を流すと共に、前記第１の
ノードに流れる前記第１の電流に基づき第２の電流利得
に応じた第３の電流を流す第２のカレントミラー回路と
、前記第２または第３の電流の変動に応じて前記第１ま
たは第２の電流利得を変化させる抵抗素子とを、備えた
定電流源回路において、前記電源電圧に基づき前記第１の電流に応じた第１のオ
フリーク電流を前記第１のノードに流す第１の起動用Ｆ
ＥＴトランジスタと前記電源電圧に基づき前記第２の電
流に応じた第２のオフリーク電流を前記第２のノードに
流す第２の起動用ＦＥＴトランジスタとの少なくともい
ずれか一方を設けたことを特徴とする定電流源回路。２、電源電圧に基づき第１の電流を第１のノードに流す
と共に、第１の電流利得に応じた第２の電流を第２のノ
ードに流す第１のカレントミラー回路と、前記第２のノ
ードに流れる前記第２の電流を流すと共に、前記第１の
ノードに流れる前記第１の電流に基づき第２の電流利得
に応じた第３の電流を流す第２のカレントミラー回路と
、前記第２または第３の電流の変動に応じて前記第１ま
たは第２の電流利得を変化させる抵抗素子とを、備えた
定電流源回路において、前記電源電圧に基づき前記第１の電流に応じた第１のオ
フリーク電流を前記第１のノードに流し、前記第１のカ
レントミラー回路に応じた所定の導電型を有する第１の
起動用ＦＥＴトランジスタと、前記電源電圧に基づき前
記第２の電流に応じた第２のオフリーク電流を前記第２
のノードに流し、前記第２のカレントミラー回路に応じ
前記所定の導電型と相補的な導電型を有する第２の起動
用ＦＥＴトランジスタとを、設けたことを特徴とする定電流源回路。３、請求項１または２記載の定電流源回路において、前記第１のカレントミラー回路は、前記第１の電流及び
第２の電流をそれぞれ流す第１導電型の第１及び第２の
ＦＥＴトランジスタで構成し、前記第２のカレントミラ
ー回路は、前記第２の電流及び第３の電流をそれぞれ流
す前記第１導電型と異なる第２導電型の第３及び第４の
ＦＥＴトランジスタで構成すると共に、前記第１の起動用ＦＥＴトランジスタのゲート幅／ゲー
ト長の比は、前記第１の電流及び第１のオフリーク電流
の比に応じて前記第１のＦＥＴトランジスタのゲート幅
／ゲート長の比よりも大きく設定し、前記第２の起動用ＦＥＴトランジスタのゲート幅／ゲー
ト長の比は、前記第２の電流及び第２のオフリーク電流
の比に応じて前記第３のＦＥＴトランジスタのゲート幅
／ゲート長の比よりも大きく設定した定電流源回路。