JPH04111144A - 多重化装置の一致化制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要］ 記憶するデータを保障するためシステム記憶装置を多重
化した多重化記憶装置の一致制御方式に関し、 多重化されたＳＳＵによる高倍転性システムの信顛性を
更に向上する多重化記憶装置の一致化制御方式を目的と
し、 少なくとも中央処理装置をそれぞれ有する複数のクラス
タと、該クラスタがそれぞれ共有し多重化されたシステ
ム記憶装置とより成る複合システムにおいて、前記多重
化されたシステム記憶装置の等価性が失われたことを検
出する等個性損傷検出手段と、該等価性損傷検出手段の
検出結果を前記複数のクラスタの少なくとも１クラスタ
に送出する等偏性損傷報告手段とを設けるように構成す
る。

〔産業上の利用分野〕

本発明は複数のクラスタに対してシステム記憶装置を設
けた複合システムに関し、更に詳しくは記憶するデータ
を保障するためシステム記憶装置を多重化した多重化記
憶装置の一致制御方式に関する。

〔従来の技術］ コンピュータ処理技術の発展により、中央処理装置（Ｃ
ＰＵ）、チャネルのデータ転送を制御するチャネル処理
装置（ＣＨＰ）、主記憶装置（ＭＳＵ）、処理装置の主
記憶アクセスとチャネル処理装置とのインタフェースを
制御する主記憶制御装置（ＭＣＵ）等からなる複数のク
ラスタと、その複数のクラスタから任意にアクセスでき
るシステム記憶装置（ＳＳＵ）から構成されるＳＣＭＰ
（Ｓｙｓｔｅｍ　Ｃｏｕｐｌｅｄ　Ｍｕｌｔｉ　Ｐｒｏ
ｃｅｓｓｏｒ）が実用化されている。このＳＣＭＰにお
いては、システムのデータを保障するために多重化され
ている。第８図、第９図は多重化されたＳＳＵを有する
ＳＣＭＰの構成図である。

第８図、第９図においては４台のクラスタ（ＣＬＥＯ−
ＣｌＦ３）が２台のＳＳＵ　（ＳＳＵＯ３ＳＵＩ）を共
有して高信顛性二重化記憶システムを構成している。

第８図に示すＡタイプにおいては、クラスタＣＬＥＯ，
ＣＬＥＩからの書き込みに対しては５ＳＵＯに書き込む
と共に、そのインタフェースを介してＳＳＵ　１に同一
のデータを書き込んでいる。

また、クラスタＣＬＥ２．ＣＬＥ３は５ＳＵＩに記憶す
ると共に、そのインタフェースを介して５ＳＵＯに同一
のデータを記憶している。

第９図に示すＢタイプにおいては、それぞれクラスタＣ
ＬＥＯ−ＣＬ３は５ＳＬＩＯ，５ＳＵＩに接続するポー
トを２個有し、データを記憶する時に、それぞれのポー
トから出力して５ＳＵＯ，５ＳＵＩに同一内容を記憶し
ている。

高信軌性を得るために、記憶領域を多重化することが一
般的に行われているが、１つの記憶装置内を多重化する
ことでは、その装置に他の要因によって障害が起こった
場合には対処できない。このため、前述した如（現在の
ＳＣＭＰでは、第８図、第９図に示した如く２台のＳＳ
Ｕ　（ＳＳＵＯ。

５ＳＵＩ）をそれぞれ同一内容を保持する記憶領域とし
て二重化を行い、一方のＳＳＵが障害等で切り離されて
もシステムの継続運用が可能な構成をしている。

［発明が解決しようとする課題］ 上述した如く、２台のＳＳＵによる二重化によってシス
テムの信鯨性は高まっている。しかしながら、この二重
化によって、書き込みは両５ＳＵ（ＳＳＵＯ，５ＳＵＩ
）に同一データを書き込まなければならず高速処理が期
待できない。このため現在のＳＣＭＰにおいては１つの
命令で同時に２つのＳＳＵに書き込む命令をハードウェ
アでサポートし高速化を図っている。

第８図並びに第９図に示したＳＣＭＰの構成図において
も同様にハードウェアによって高速性を高めている。す
なわち、タイプＡにおいてはクラスタから書き込み命令
が発行されると、ＳＳＵ間イフィンタフエースじて両Ｓ
ＳＵて受は取られ、同一の内容が両ＳＳＵに書き込まれ
る。また、タイプＢにおいて、該二重書き命令で、クラ
スタ側が両ＳＳＵにそれぞれ二重書き命令を発行して同
一データを両ＳＳＵに書き込んでいる。また、ＳＳＵの
読み出しは各クラスタ内にある制御用テーブル（ＳＳＵ
毎に読み出し可能を示すフラグを含む）により片方のＳ
ＳＵを指定して読み出している。

前述したＳＣＭＰにおいて、二重化しているにもかかわ
らず両ＳＳＵ間の記憶内容に不一致が生じることがある
。例えば、 ■　クラスタ自身の障害またはＳＳＵの障害が発生した
場合、ＳＳＵてエラーが検出されたデータはＳＳＵに書
き込まれず、クラスタに対してエラーが報告される。

■　二重書き込み中のクラスタが他クラスタによりＳＣ
ＭＰから切り離された場合、ＳＳＵではその時点で処理
を中止し、クラスタに対しアドレス例外を報告する。

上述した■、■においては、１つの命令で両ＳＳＵに書
き込んでいるため、その命令の終了までは各ＳＳＵが自
からの優先順位に従って独立に処理を行っており、前述
の■、■の状態が発生すると両ＳＳＵ間で記憶内容の等
価性が崩れるという問題を有していた。■、■等の原因
によって両ＳＳＵ間で記憶内容に不一致が生じた状態を
等偏性損傷状態、またその原因を等個性損傷エラーと呼
んでおり、この等偏性損傷状態はＳＣＭＰの継続運用に
支障をきたすという問題を有している。それはＳＣＭＰ
では障害等でクラスタの切り離しが行われた場合、他の
クラスタによりそのクラスタの処理の引き継ぎが行われ
るからである。以下では更に詳細に説明する。

ある原因によってクラスタが切り離させると、切り離さ
れたクラスタの処理が他クラスタに引き継がれ、引き継
いだクラスタは引き継ぎデータをそのクラスタ内の読み
出しフラグに従い、一方のＳＳＵから読み出している。

例えばそれが５ＳＵＯを指定していると、５ＳＵＯから
その内容を読み出し、その内容で処理を進めている。一
方、保守等何らかの原因によって５ｓｕｏがＳＣＭＰか
ら切り離される場合がおこる。この引き継ぎクラスタが
その処理を５ＳＵＯの内容で行っている時に、この５Ｓ
ＵＯ切り離しがおこると、そのクラスタはもう一方の５
ＳＵＩに同一情報があるとして読み出しフラグを書き換
え、５ｓｕｉから読み出した内容で処理を続けようとす
る。しかしながら、引き継いだ内容は前述した如く■、
■の理由から等個性損傷が起こりデータが５ＳＵＯと５
ＳＵ１とで不一致となり、処理の継続が不可能となる。

すなわち、前述した高信頼性のための多重化システムに
おいては、クラスタ間で処理の引き継ぎを行うために常
に３５０間で記憶内容が同一である等価性が保障されて
いなければならないのに、等価性が損なわれ、処理断と
なったのである。

更に例えば■、■がおきた場合には、３５０間で記憶内
容の不一致が起こっているので、何らかの等価性を復旧
する処理を行わなければならない。

しかしながら、ＳＣＭＰでは二重書き命令を用いてＳＳ
Ｕに同時に書き込んでおり、前述の■、■が発生しても
エラー報告では二重書き命令かどうかは判断することは
できず、現状のインタフェースでは等価性が崩れたこと
を報告できないという問題を有していた。

本発明は多重化されたＳＳＵによる高信頼性システムの
信頼性を更に向上する多重化記憶装置の一致化制御方式
を目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

本発明は少なくとも中央処理装置をそれぞれ有する複数
のクラスタと、該クラスタがそれぞれ共有し多重化され
たシステム記憶装置とよりなる復号システムにかかるも
のである。

等価性損傷検出手段３は前記多重化されたシステム記憶
装置２の等価性が失われたことを検出する。

等価性損傷報告手段４は、該等価性損傷検出手段３の検
出結果で前記複数のクラスタの少なくとも１クラスタに
送出する。例えばこの等価性損傷報告手段４はクラスタ
の全てに前記検出結果を送出する。

（作　　　用］ 多重化されたシステム記憶装置２の一方が例えば障害等
によって書き込み不良となった時、等価性損傷検出手段
３はシステム記憶装置２の等価性が失われたことを検出
する。その検出結果を等価性損傷報告手段４は前記複数
のクラスタの少なくとも１クラスタに送出する。また、
全数のクラスタに送出する。この報告によってクラスタ
は等価性損傷を認識できるので、例えば多重化されたシ
ステム記憶装置２の一方の切り離しを行ったり、或いは
等個性を復旧保障する処理を行うことができる。

〔実　　施　　例〕

以下、図面を用いて本発明の詳細な説明する。

第２図は本発明の実施例のＳＣＭＰのＡタイプの構成図
、第３図は本発明の実施例のＳＣＭＰＯＢタイプの構成
図である。システム記憶装置５ＳＵＯにはクラスタから
のデータを記憶する記憶回路、それを制御する制御回路
（共に図示せず）を有し、基本的にはこの記憶回路にク
ラスタからのデータを制御回路の制御によって記憶し、
また読み出す時には制御回路を介し読み出している。こ
れらの回路の他に、システム記憶装置ｓｓｕ。

５ＳＵＩには等価性損傷エラー伝搬回路ｃ、　　ｃ’と
等価性損傷エラー検出回路ａｏ−ａ３．ａ’０〜ａ’３
と等価性損傷エラー報告回路ｂｏ−ｂ３ｂ′０〜ｂ’　
３を有している。尚、等価性損傷エラー伝搬回路ｃ、ｃ
’は後述するがそれぞれのクラスタに対応した回路に分
割されたものによって構成される。これらの等価性損傷
エラー検出回路ａｏ−ａ３　　ａ’　０〜ａ’　３はそ
れぞれクラスタＣＬＥＯ〜ＣＬＥ３に対応して設けられ
ており、それぞれのクラスタＣＬＥＯ−ＣＬＥ３からの
書き込み等の要求に対し、一方の書き込みが成されなか
った時に、等価性損傷エラーを検出する。等価性損傷エ
ラー検出回路ａＯ〜ａ３．ａ’　Ｏ〜ａ３によって検出
した結果は、等価性損傷エラー伝搬回路ｃ、ｃ’に加わ
る。

等価性損傷エラー報告回路ｂＯ〜ｂ３．ｂ’　０〜ｂ’
　３は等価性損傷エラー伝搬回路ｃ、　ｃ’に接続して
おり、この等価性損傷エラー検出回路ａＯ〜ａ３．ａ’
　　Ｏ〜ａ’３の検出結果が対応する等価性損傷エラー
報告回路に加わる。尚、等価性損傷エラー報告回路ｂｏ
、ｂｉ、ｂ’　ｏ、ｂ’　　■はクラスタＣＬＥＯ〜Ｃ
ＬＥ３に接続しており、等価性損傷エラー報告回路ｂＯ
には等価性損傷エラー伝搬回路Ｃ′からの出力信号（エ
ラー報告）が等価性損傷エラー報告回路ｂ’　２を介し
、さらに等価性損傷エラー伝搬回路Ｃからの出力信号が
加わりクラスタＣＬＥＯに出力する。また、等価性損傷
エラー伝搬回路Ｃと等価性損傷エラー伝搬回路Ｃ′から
等価性損傷エラー報告回路ｂ’　３を介して加わる出力
信号を等価性損傷エラー報告回路ｂ’　　１はクラスタ
ＣＬＥ１に出力する。また、クラスタ２、クラスタ３に
対しても同様に対応して信号を出力している。

また、第３図の場合においては、等価性損傷エラー検出
回路ａＯ〜ａ３．ａ’　Ｏ〜ａ’３は同様に設けられ、
等価性損傷エラー報告回路ｂｌｏ〜ｂ１３．ｂ’　　１
０−ｂ’　　１３は等個性損傷伝搬回路ｃ、ｃ’に接続
しそれぞれ対応する等価性損傷エラー伝搬回路ｃ、ｃ’
からのエラー報告をクラスタに別々に加える。クラスタ
ＣＬＥＩＯには等価性損傷エラー報告回路ｂｌｏ、ｂ’
　　１２の出力が加わる。また、クラスタ１１には等価
性損傷エラー報告回路ｂｌｌ、ｂ’　　１３．クラスタ
ＣＬＥ１２には等価性損傷エラー報告回路ｂ１２．ｂ’
１０、クラスタＣＬＥ１３には等価性損傷エラー報告回
路ｂ１３．ｂ’　　１１の出力が加わる。Ａタイプにお
いては、クラスタＣＬＥＯ〜ＣＬＥ３は１個のエラー報
告によって等価性損傷エラーが発生したことを検出し、
このために等価性損傷エラー報告回路ｂＯ，ｂｌ、ｂ’
　０．ｂ’　　１は２個のエラーを総合して１本でクラ
スタに報告している。

それに対し、ＢタイプではクラスタＣＬＥＩＯ〜ＣＬＥ
１３は２個のボートを有し、それぞれの等価性損傷エラ
ー報告回路からの情報を入力し、クラスタ内において等
価性損傷エラーが発生したことを纏めて認識している。

従来においてはこのような報告がないために、等価性損
傷エラーを求めることができなかったが、この等価性損
傷エラー検出回路ａＯ〜ａ３．ａ’０〜ａ’３や等価性
損傷エラー報告回路ｂＯ〜ｂ３、ｂ’　Ｏ〜ｂ’　３．
ｂｌｏ〜ｂ１３．ｂ’　　１０〜ｂ′　１３によってそ
の等価性損傷エラーを報告している。

第４図は本発明の実施例の等価性損傷エラー検出回路ａ
ｏ−ａ３．ａ’　０〜ａ’　３と等価性損傷エラー伝搬
回路ｃ、　ｃ’の回路図である。等価性損傷エラー検出
回路ａＯはエラー検出回路３０を複数有し、どの１個の
エラー検出回路３０がエラーを検出してもオアゲート３
１を介しエラーが発生したことを出力する。このオアゲ
ート３１の出力はアンドゲート３２に加わり二重書き命
令である時には、エラーを出力し二重書き命令でない時
には、エラーを出力しない。本発明の実施例においては
多重化（二重化）におけるものであり、二重化の時にの
み等価性損傷エラー検出信号を出力するため、アンドゲ
ート３２によって二重書き込み命令でない時にはゲート
をオフにし、検出信号を出力しないようにしている。

一方、クラスタＣＬＥＯによってオンライン信号がＣラ
ッチ３３とアンドゲート３４の判定入力に加わる。また
、アンドゲート３４には二重書き込み命令が加わってお
り、アンドゲート３４にはクラスタＣＬＥＯからオンラ
イン信号が加わり、更に二重書き込み命令であった時に
アンドゲート３４はパルスを出力し、このパルスによっ
てＣラッチ３５に格納する。すなわち、二重書き込み命
令でエラーが発生した時にＣラッチ３５はクラスタＣＬ
ＥＯに対応する等価性損傷エラー検出信号を出力する。

前述した等価性損傷エラー検出回路ａ１〜ａ３ａ’　　
１〜ａ’３等価性損傷エラー検出回路ａＯと同様であり
クラスタＣＬＥ　ｌ用、ＣＬＥ２用、ＣＬＥａ用とそれ
ぞれのクラスタに対応して設けられている。尚、エラー
に対しては従来と同様に対応するクラスタに報告してい
る。

等価性損傷エラー検出信号は、信号損傷に対して等個性
が失われたことを報告する信号であり、ＣＬＥＩ用の等
価性損傷エラー伝搬回路Ｃにおいては、クラスタＣＬＥ
Ｉ用の等価性損傷エラー検出回路ａ１の出力を除いた３
個のすなわち、クラスタＣＬＥＯ用、ＣＬＥ２用、ＣＬ
Ｅａ用の出力が等価性損傷エラー伝搬回路ＣＬＥＩ用に
加わる。

前述の３個の信号すなわち、対応する等価性損傷エラー
検出回路の等価性損傷エラー検出信号を除いた３個の信
号がオアゲー）４１に加わりオア加算される。そして、
クラスタＣＬＥＩのオンライン（ＯＮ　　ＬＩＮＥ）信
号と共にアンドゲート４２に加わる。クラスタＣＬＥ１
のオンライン信号によってゲートがオンとなり、前述の
等価性損傷エラー検出信号がオアゲート４１、アンドゲ
ート４２を介してクロック同期化回路Ｈに加わる。

クロック同期化回路Ｈはアンドゲート４２の出力が加わ
るＣラッチ４３．Ｃラッチ４４．Ｃラッチ４５の直列回
路に加わり、そのＣラッチ４３〜Ｇラツチ４５の出力が
オアゲート４６を介してＣラッチ４７に加わる。Ｃラッ
チ４７はオアゲート４６の出力によってアンドゲート４
２の出力のレベルを取り込み記憶する。本発明の実施例
の回路においては、２種類のクロックＣＬＯＣＫＧ、Ｃ
ＬＯＣＫＣを有し、ＣラッチはクロックＣＬＯＣＫＧで
、又ＣラッチはクロックＣＬＯＣＫＣで入力データを取
り込む。前述したＣラッチ３３は１個のクロックＣＬＯ
ＣＫＧの巾のババスを発生する為のレジスタであり、Ｃ
ラッチ４３，４４．４５とオアゲート４６は３個のクロ
ックＣＬＯＣＫＧ時間等価性損傷エラー検出信号が加わ
った時にＣラッチ４７をイネーブルとするためのデイレ
イ回路である。

Ｃラッチ４７の出力はオアゲート４８に加わる。

また、オアゲート４８にはクラスタＣＬＥ１等価性損傷
エラー検出信号（等価性損傷エラー検出回路ＣＬＥＩ用
より加わる）が加わっており、このどちらか一方がＨレ
ベルになることによって、すなわち他の３台のエラーを
記憶すると共にオアゲートを介し、エラーが発生した後
その信号をＨレベルとする。オアゲート４８の出力は２
段のＣラッチ４９．５０を介しアンドゲート５１に加わ
る。

このラッチはＧクロックＣＬＯＣＫＧがクロックＣＬＯ
ＣＫＣへクロックを変換するための回路である。

アンドゲート５１には、後述するＣラッチ５５の出力が
反転入力端子に加わっており、Ｃラッチの出力がＬレベ
ルの時にアンドゲート５１はオンとなり、Ｃラッチ５２
にその結果を取り込む。そしてＳＳＵに対する等価性損
傷報告を他の回路、例えば５ＳＵＩの第２番目に出力す
る。また、Ｃラッチ５２の第２の出力はアンドゲート５
３に加わっている。アンドゲート５３にもＣランチ５５
の出力が加わっており、この信号がＨレベルになるまで
、アンドゲート５３は入力する信号を出力し、Ｃランチ
５２はこの一巡のループによってＣラッチ５５がアンド
ゲート５４を介して記憶するので等価性損傷報告のデー
タ（Ｈレベル）を記憶する。

更にＣラッチ５２の出力はアンドゲート５４に加わって
いる。アンドゲート５４の他の反転入力にはクラスタＣ
ＥＬ　１のビージー信号Ｊと、等価性損傷エラー報告回
路ＢのローカルＳＳＵエラー記憶回路Ｍの記憶データと
が加わり、クラスタＣＬＥＩがビージーでなくかつロー
カルＳＳＵエラーでない時にその出力はＣラッチ５２の
出力と同レベルとなる。この信号をＣラッチ５５は取り
込み等価性損傷エラー報告回路Ｂに出力する。すなわち
、Ｃラッチ５２がＨレベルとなった次のクロックＣＬＯ
ＣＫＣによってＣラッチ５５がそのレベルを記憶するの
で、結果的には１クロツク分のパルス中の等価性損傷報
告をＣランチは出力する。

このアンドゲート５５，５６は後述する等価性損傷エラ
ー報告回路内のＣラッチ６３より出力されるＬレベルに
よってオンとなるが、Ｃラッチが等価性損傷エラー信号
を出力し、後述するが等価性損傷エラー報告回路Ｂがそ
の信号を記憶するとオフとなる。このアンドゲート５４
，５６がオフとなるとＣラッチ５５の出力をＬレベルと
してデータをクリアする。

また、等価性損傷エラー報告回路Ｂにはクラスタ１のビ
ジー信号が加わっている。

前述した動作により、Ｃラッチ５２には他のＳＳＵへの
等価性損傷報告が記憶され、またＣラッチ５５には等価
性損傷エラー信号が記憶される。

以上の動作により、等価性損傷エラー検出回路ａで検出
された信号が等価性損傷エラー伝搬回路Ｃに加わり記憶
されて等価性損傷エラー報告回路Ｂに加わる。

第５図は等価性損傷エラー報告回路とその周辺回路の回
路図である。等価性損傷エラー報告回路ＢはローカルＳ
ＳＵエラー記憶回路Ｍ並びにリモートＳＳＵエラー記憶
回路Ｎを有している。これらの記憶回路Ｍ、Ｎはアンド
ゲート６１，６２とＣラッチ６３、アンドゲート６４，
６５とＣランチ６６より成る。アンドゲート６１，６２
の反転入力にはＲＥＬＥＴ−ＬＳＳＵ−ＥＲＲＯＲ信号
がアンドゲート６４，６５の反転入力にはＲＥＳＥＴ−
Ｒ３ＳＵ−ＥＲＲＯＲ信号が加わっており、リセットで
ないときにはこれらの信号はＬレベルであるのでアンド
ゲート６１，６２，６４．６５はオンとなる。アンドゲ
ート６１の反転入力には等価性損傷エラー信号が加わっ
ており、この時アンドゲート６１がオンであるのでその
信号がＣラッチ６３に加わり、その出力はアンドゲート
６２を介して再度入力する。これによって等価性損傷エ
ラー信号を記憶する。また、アンドゲート６４には５Ｓ
ＵＩからの等価性損傷報告が加わっており、リセットで
ない時には同様にＣラッチ６６にその出力が加わり、Ｃ
ラッチ６６の出力はアンドゲート６５を介してまた入力
部に加わり、結果的にこのＣラッチ６６に記憶される。

尚、アンドゲート６４，６５にはタイプを表わす信号ｎ
１がそれぞれ加わっており、タイプＡの時は１となり５
ＳＵＩからの等価性損傷報告を記憶する。タイプＢの時
にはこのレベルｎｌは０であるのでアントゲート６４．
６５はオフとなりそれらは記憶されない。尚、前述した
如くアンドゲート５４，５６の反転入力にはＣラッチ６
３の出力が加わっており、等価性損傷エラー信号のＨレ
ベルをＣラッチ６３が記憶した時には、Ｈレベルとなっ
て、アンドゲート５４，５６をオフとし、う・ンチ５５
の内容をリセットする。

Ｃラッチ６３．６６の出力はオアゲート６７を介しアン
ドゲート６８に加わっている。また、アンドゲート６８
の他方の入力にはノアゲート６９の出力が加わっている
。このノアゲート６９にはクラスタＣＬＥＩのＢＵＳＹ
信号、Ｃラッチ７０７１の出力が加わっている。Ｃラッ
チ７０．７１がＯを記憶、すなわちＶＡＬＩＤｌ、２が
共にＬレベルでかつＢＵＳＹでない時にＨレベルを出力
する。換言するならば、Ｂ　Ｕ　Ｓ　Ｙでな（かつ共に
エラーを記憶していない時にアンドゲート６７をオンと
し、オアゲート６７を介して加わるローカル、リモート
ＳＳＵエラー記憶回路Ｍ、Ｎがらのエラーを出力する。

このエラーの出力によってそのエラーをＣランチ７０．
７１はシフトする。Ｃラッチ７０．７１の出力はセレク
タ７２．７３に加わり、５ＳＣ−ＩＤによってそれらの
一方を選択し、ＲＥＳＥＴ−ＬＳＳＵ−ＥＲＲ信号、Ｒ
ＥＳＥＴ−Ｒ３ＳＵ−ＥＲＲ信号として出力する。

オアゲート７３にはこの他にアンドゲート６８の出力が
加わっており、この加わる信号の内１個ともエラーであ
るならばＣラッチ７５に加える。Ｃラッチ７５はこのエ
ラーを記憶し、等価性損傷エラー信号としてクラスタＣ
ＬＥ　１に出力する。

前述した動作にはクラスタＣＬＥＩについて説明したが
他のクラスタに対しても同様の回路によって信号を出力
している。

前述した動作を更に詳細に説明する。

例えば第４図に示す如くクラスタＣＬＥＯがらの命令が
どちらからのＳＳＵ、例えば５ｓｕｏでエラーになった
時には、ＳＳＵ内の各エラー検出回路で検出され、オア
加算されて他の等価性損傷エラー伝搬回路に加わる。ま
た、他のクラスタによる切断等は各クラスタがＳＣＭＰ
システムに組込まれているか否かを示すＳＳＵ内の各ク
ラスタのリクエスト制御部にあるオンライン信号の立下
を検出することで行っている。

ＣＬＥＯの二重書き込み命令中、上記のエラーの少なく
とも一方のエラーが検出されると、等価性損傷エラー検
出回路ａのエラー検出信号がオンになり、自分対応以外
の全ての等価性損傷エラー伝搬回路Ｃにエラーを報告す
る。他クラスタの検出信号をオア加算した信号はクロッ
ク同期化回路Ｈでエラーを報告されるべきクラスタ例の
クロックに同期化される。ＳＳＵ内には独自のクロック
で動作するラッチ回路を有する。前述したＣラッチはＧ
クロックＣＬＯＣＫＧであり、Ｃラッチはクロ・７りＣ
ＬＯＣＫＣで動作するランチ回路である。オアゲート４
６の出力ｈ１でランチ４７のクロックを禁止制御してそ
の検出信号を同期化している。

図中ＢＵＳＹ信号Ｊはクラスタ対応に存在し、そのクラ
スタ間のオペレーションを実行中であることを示す信号
であり、本発明の実施例ではこの信号がオフ（Ｌレベル
）である時だけ等価性損傷エラーをクラスタに報告し、
Ｃラッチ５２．５５の出力に、Ｌでこの同期化された検
出信号が一時的に保持される。また、タイプＡの場合、
ラッチ５２の出力には他のＳＳＵ　（図においては５Ｓ
Ｕ１）に接続されている。これはタイプＡの場合、タイ
プＢと異なり各クラスタは一方のＳＳＵにしか直接接続
されていないからである。

第５図におけるリモートＳＳＵエラー記憶回路ＮのＣラ
ンチ６６が他ＳＳＵからの出力Ｋを保持する回路である
。尚、タイプＢでは制御線ｎ１によって該エラーが受付
られないようになっている。

このようにローカルＳＳＵエラー記憶回路Ｍ、リモート
ＳＳＣエラー記憶回路Ｎに保存された等価性損傷エラー
は論理Ｐによってタイミングが作り出され、等価性損傷
エラーインタフェースでクラスタＣＬＥ　１に等個性損
傷割り込みとして報告される。

第６図は等価性損傷エラー報告のタイミングチャートで
ある。この報告が各クラスタで等個性損傷割り込みとし
て受付られると、クラスタはＳＳＵ間で等個性が崩れた
として矛盾を引き起こす不一致を解消しようと一致化の
ための復旧処理を行う。ＳＣＭＰ内のクラスタはクラス
タ間通信によって１つの代表を決め、次のどちらかの処
理を行つ。

（イ）ＳＳＵの障害が原因であった場合、第５図におけ
る一方のＳＳＵのエラーだけがオンだった時にはクラス
タはそのＳＳＵをＳＣＭＰから切り離す処理を行う。ま
た、切り離したＳＳＵは点検部品交換等が行われ、その
後システムに再度組み込まれる。

（ロ）クラスタの障害、他クラスタによる二重書き込み
命令中のクラスタ切り離しが原因である時には、第５図
の両方のＳＳＵのエラーがオンだった時であり、ＳＳＵ
自身は障害ではないのでクラスタは等価性を復旧保障す
るための処理を行う。

そして代表となったクラスタはまず一方の例えば５ＳＵ
Ｉの読み出しを禁止する。次に５ＳＵＯの内容を読み出
してその内容を再び両ＳＳＵ　（ＳＳＵＯ，５ＳＵＩ）
に二重書き命令で書き込む。これが完了した後、５ＳＵ
Ｉの読み出しの禁止を解除する。これによってＳＳＵの
等価性が回復する。

第７図は前述の等価性損傷エラー時の処理をまとめた処
理フローチャートである。等価性損傷エラーが発生し、
等個性損傷割り込みがかかると、クラスタが原因である
かＳＳＵが原因であるか判別（ＳＬ）Ｌ、ＳＳＵが原因
である場合、まず代表クラスタを決め障害の起こったＳ
ＳＵをＳＣＭＰシステムから切り離す（Ｓ２）。そして
点検交換部品等の保守作業（Ｓ３）更にＣＰＭシステム
の再組み込み（Ｓ４）を行う。判別（Ｓｌ）におけるク
ラスタが原因の場合、あるいは処理Ｓ４の後は代表クラ
スタを決め一方の５ＳＬＩの読み出しを禁止する。例え
ば５ＳＵＩを禁止する（Ｓ５）。

そして、代表クラスタが５ＳＬＩの内容を順次読み出し
、二重書き込み命令で両ＳＳＵに同一データを書き込む
（Ｓ６）。そして、５ＳＵＩの読み出し禁止を解除し等
価性復旧を行う。

このように本発明の実施例の如く論理を構成すれば、二
重化された記憶装置内の内容の等価性が維持でき、高信
鯨性システムが構築される。

〔発明の効果〕

以上述べた如く本発明によれば、等個性損傷状態をクラ
スタが的確に認識でき、またその報告によって等個性損
傷割り込みを発生し、割り込み報告されたクラスタによ
って等価性復旧のための一致化処理等を行うことで、Ｓ
ＳＵの多重化による高信鯨性システムの信顛性を向上す
ることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のＳＣＭＰ　（Ａタイプ）の構
成図、 第３図は本発明の実施例のＳＣＭＰ　（Ｂタイプ）の構
成図、 第４図は本発明の実施例の等価性損傷エラー検出回路と
等価性損傷エラー伝搬回路の回路図、第５図は等価性損
傷エラー報告回路とその周辺回路の回路図、 第６図は等価性損傷エラー報告のタイミングチャート、 第７図は等価性損傷エラー時の処理フローチャート、 第８図はＳＣＭＰ　（Ａタイプ）の構成図、第９図はＳ
ＣＭＰ　（Ｂタイプ）の構成図である。 １−１−１．１−１−２・・中央処理装置、１−１．１
−２・・・クラスタ、 ２・・・システム記憶装置、 ３・・・等偏性損傷検出手段、 ４・・・等個性損傷報告手段。

Claims (1)

1. 【特許請求の範囲】 １）少なくとも中央処理装置（１−１−１、１−１−２
   ）をそれぞれ有する複数のクラスタ（１−１、１−２）
   と、該クラスタがそれぞれ共有し多重化されたシステム
   記憶装置（２）とより成る複合システムにおいて、 前記多重化されたシステム記憶装置（２）の等価性が失
   われたことを検出する等価性損傷検出手段（３）と、 該等価性損傷検出手段（３）の検出結果を前記複数のク
   ラスタの少なくとも１クラスタに送出する等価性損傷報
   告手段（４）とを設けて成ることを特徴とする多重化装
   置の一致化制御方式。 ２）前記等価性損傷報告手段（４）は前記複数のクラス
   タの全てに前記検出結果を送出することを特徴とする請
   求項１記載の多重化装置の一致化制御方式。 ３）前記複数のクラスタ（１−１、１−２）の少なくと
   も１クラスタは、前記検出結果が加わると、前記多重化
   されたシステム記憶装置（２）の一方の切り離し或いは
   等価性を復旧保障する処理の一方を行うことを特徴とす
   る請求項２記載の多重化装置の一致化制御方式。