JPH04113658A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04113658A
JPH04113658A JP2232658A JP23265890A JPH04113658A JP H04113658 A JPH04113658 A JP H04113658A JP 2232658 A JP2232658 A JP 2232658A JP 23265890 A JP23265890 A JP 23265890A JP H04113658 A JPH04113658 A JP H04113658A
Authority
JP
Japan
Prior art keywords
base
cap
heat sink
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2232658A
Other languages
English (en)
Other versions
JP2868868B2 (ja
Inventor
Atsukazu Shimizu
敦和 清水
Takehisa Tsujimura
辻村 剛久
Masahiro Sugimoto
杉本 正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2232658A priority Critical patent/JP2868868B2/ja
Publication of JPH04113658A publication Critical patent/JPH04113658A/ja
Application granted granted Critical
Publication of JP2868868B2 publication Critical patent/JP2868868B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 C目次〕 ・II&要 ・産業上の利用分野 ・従来の技術(第3図) ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例(第1図、第2図) ・発明の効果 〔概要〕 半導体装置に関し、更に詳しく言えば、チップと直接接
着されたヒートシンクを備えた半導体装置に関し、 機械的強度や密封性を向上することができる半導体装置
を提供することを目的とし、 第1に、素子設置部を有するパッケージの基台と、前記
素子設置部に設置されたチップと、前記基台に取りつけ
られた開口部を有するキャップと、前記開口部を介して
前記チップと直接接着され、かつ前記開口部の周縁部で
前記キャップと接着されたヒートシンクとからなり、前
記キャップが切削加工により作成されていることを含み
構成し、第2に、素子設置部を有するパッケージの基台
と、前記素子設置部に設置されたチップと、鍔状の封着
部を有し、該封着部を介して基台に取りつけられた開口
部を有するキャップと、前記開口部を介して前記チップ
と直接接着され、かつ前記開口部の周縁部で前記キャッ
プと接着された接着部を有するヒートシンクとからなり
、前記ヒートシンクの接着部の側部が前記キャップの封
着部まで延在され、かつ前記基台の方に向くように形成
されている前記延在部の端部により前記封着部が前記基
台に押し付けられていることを含み構成し、第3に、素
子設置部を有するパッケージの基台と、前記素子設置部
に設置されたチップと、前記チップと直接接着された接
着部を有するヒートシンクとからなり、前記接着部の側
部が前記基台の周縁部まで延在され、かつ前記基台の方
に向くように形成されている前記延在部の端部が前記基
台に接着されていることを含み構成し、 第4に、素子設置部を有するパッケージの基台と、前記
素子設置部に設置されたチップと、前記チップと直接接
着された接着部を有するヒートシンクとからなり、前記
基台の周縁部に枠が設けられ、かつ前記接着部の側部が
前記基台の周縁部まで延在して前記枠に接着されている
ことを含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置に関し、更に詳しく言えば、チッ
プと直接接着されたヒートシンクを備えた半導体装置に
関する。
近年、半導体装置においては高密度化のため、TAB方
式が用いられているが、そのまま使用すると熱抵抗が高
いので、半導体装置の大電力化に伴いヒートシンクをチ
ップに直接接着して用いるようになっている。
〔従来の技術] 第5図(a)〜(d)は、従来の半導体装置を説明する
図である。
同図(a)は半導体装置の断面図、同図(b)は上面図
で、同図(b)のA−A線断面図が同図(a)に相当す
る。また、同図(C)はヒートシンクの底面を示す図、
同図(d)はヒートシンクを取りつける前の半導体装置
の上面図である。
同図(a)〜(d)において、1は素子設置部2ををす
るパッケージの基台、3は基台lに設けられた外部リー
ド、4は同図(d)に示すようなチップを挿入できる必
要最小限の開口部5が設けられているキャップで、薄い
コバールの板を帽子状の形状に折り曲げ加工により成形
している。・また、6はTABに組み立てられたチップ
で、TABの内部リード7を素子設置部2に接続し、か
つチップ6を開口部5に露出するように組み立てられる
そして、この開口部5を介して半田8によりヒートシン
ク11の接着部9と接着される。更に、ヒートシンク1
1とキャップ4とは半田8により接着されてキャップ4
の内部が密封される。なお、10は放熱を行うためのヒ
ートシンク11のフィンである。
ところで、第5図(a)に示すように、キャップ4と接
着部9との接着は溶融半田8により行われるので、キャ
ップ4の上表面と接着部9の底面との間の接着面積が大
きいと、ボイドなどが発生する場合があり、後の温度サ
イクル試験等によりボイドから亀裂が入り、密封性が悪
化するため、できるだけ接着面積を小さくしている。
このようにして作成された半導体装置の電気的特性を試
験する際など、測定器の測定端子と外部リード3とを接
触させるためヒートシンク11のフィン10の上から半
導体装置を押さえる場合がある。
〔発明が解決しようとする課題〕
ところで、このようにして作成された半導体装置の電気
的特性を試験する際など、測定端子と外部リード3とを
接触させるためフィン10の上から半導体装置を押さえ
る場合がある。また、ヒートシンク11そのものの自重
もある。
更に、ヒートシンク11の支持がキャップ4の開口部5
の周縁部のみで行われているので、バ。
ケージが大きくなるに従い、ヒートシンク11からの応
力によりキャップ4の折り曲げ部分に生ずる歪みが増大
してキャップ4とヒートシンク11の接着部9との間の
接着部分や、キャップ4の鍔状の封着部4aと基台−1
との接着部分が剥離し、密封性を悪化させるという問題
がある。
本発明は、かかる従来の問題点に鑑みてなされたもので
、機械的強度や密封性を向上することができる半導体装
置を提供することを目的とするものである。
〔課題を解決するための手段〕
上記課題は、第1に、素子設置部を有するパ。
ケージの基台と、前記素子設置部に設置されたチップと
、前記基台に取りつけられた開口部を有するキャップと
、前記開口部を介して前記チップと直接接着され、かつ
前記開口部の周縁部で前記キャップと接着されたヒート
シンクとからなり、前記キャップが切削加工により作成
されていることを特徴とする半導体装置によって達成さ
れ、第2に、素子設置部を有するパッケージの基台と、
前記素子設置部に設置されたチップと、鍔状の封着部を
有し、該封着部を介して基台に取りつけられた開口部を
有するキャップと、前記開口部を介して前記チップと直
接接着され、かつ前記開口部の周縁部で前記キャップと
接着された接着部を有するヒートシンクとからなり、前
記ヒートシンクの接着部の側部が前記キャップの封着部
まで延在され、かつ前記基台の方に向くように形成され
ている前記延在部の端部により前記封着部が前記基台に
押し付けられていることを特徴とする半導体装置によっ
て達成され、 第3に、素子設置部を有するパッケージの基台と、前記
素子設置部に設置されたチップと、前記チップと直接接
着された接着部を有するヒートシンクとからなり、前記
接着部の側部が前記基台の周縁部まで延在され、かつ前
記基台の方に向くように形成されている前記延在部の端
部が前記基台に接着されていることを特徴とする半導体
装置によって達成され、 第4に、素子設置部を有するパッケージの基台と、前記
素子設置部に設置されたチップと、前記チップと直接接
着された接着部を有するヒートシンクとからなり、前記
基台の周縁部に枠が設けられ、かつ前記接着部の側部が
前記基台の周縁部まで延在して前記枠に接着されている
ことを特徴とする半導体装置によって達成される。
[作用] 第1の発明の半導体装置によれば、キャップが切削加工
により作成されているので、従来の折り曲げ加工による
成形の場合と比較して、キャップに生じる歪を低減する
ことができる。
また、第2の発明の半導体装置によれば、ヒートシンク
の接着部の側部が延在され、かつ基台の方に向くように
形成されている延在部の端部によりキャップの鍔状の封
着部が基台に押し付けられているので、たとえ接着部に
よりキャップの中央部が押下げられて折り曲げ部の歪み
が増大しても、封着部の剥離を防止することができる。
更に、この場合には、延在部がヒートシンクにかかる応
力を支持する働きを有し、キャップへの応力を緩和して
いる。これにより、より一層封着部の剥離を防止するこ
とができる。
更に、第3の発明の半導体装置によれば、キャップを用
いずに、ヒートシンクの接着部の側部がパッケージの基
台の周縁部まで延在され、かつ基台の方に向くように形
成されている延在部の端部がパッケージの基台に接着さ
れている。従って、ヒートシンクからの応力は側部の端
部を介して直接基台によって支持されることになるので
、キャップを用いた場合よりも機械的な強度を増すこと
ができ、密封性を向上することができる。
また、第4の発明の半導体装置によれば、キャップを用
いずに、ヒートシンクの接着部の側部が延在され、かつ
この延在部の周縁部が基台の周縁部Sこ設けられた枠と
接着されているので、ヒートシンクからの応力は枠によ
って支持されることになる。このため、キャップを用い
た場合よりも機械的な強度を増すことができ、密封性を
向上することができる。
〔実施例] 以下、図面を参照しながら本発明の実施例について説明
する。
■第1の発明の実施例 第1図(a)〜(d)は、第1の発明の実施例の半導体
装置について説明する図である。
同図(a)は半導体装置の断面図、同11F(b)は上
面図で、同図(b)のB−B線断面Vが同図(a)に相
当する。また、同図(c)はヒートシンクの底面を示す
図、同図(d)はヒートシンクを取りつける前の半導体
装置の上面図である。
同図(a)〜(d)において、12は一辺が約43mm
のアルミナセラミンクからなるパッケージの基台で、導
電膜の形成された素子設置部I3を有する。また、14
は基台12に設けられた外部リードである。
更に、15は同図(d)に示すような一辺が約14mm
の開口部16が設けられている銅・タングステン(Cu
W)からなるキャップで、切削加工により作成されてい
る。
また、17はTABに組み立てられた一辺が約14mm
のSiからなるチップで、TABの内部リード18を素
子設置部11に接続し、かつチップ17を開口部16に
露出するように組み立てられている。22はアルミニウ
ム(An)からなるヒトシンクで、チップ17やキャッ
プ15との間の熱応力を低減するためこれらに熱膨張係
数の近いCuMoを用いた、チップ17と対向する面に
摩擦圧接により形成された一辺が約20mmの角部が丸
められている接着部20を有する。そして、この接着部
20は開口部16を介して半田19によりチップ17と
接着されている。また、ヒートシンク22の接着部20
の周縁部とキャップ15の開口部15の周縁部とが半田
19により接着されてキャップ15の内部が密封される
以上のように、第1の発明の実施例によれば、キャップ
15が切削加工により作成されているので、従来の折り
曲げ加工による成形の場合と比較して、キャップ15に
生しる歪みを低減することができる。これにより、キャ
ップ15の歪みに起因する密封性の低下を防止すること
ができる。
■第2の発明の実施例 第2図は、第2の発明の実施例の半導体装置の断面図で
ある。
同図において、第1図(a)〜(d)に示す第1の発明
の実施例と異なるところは、通常の折り曲げ加工により
作成された、周縁部に鍔状の封着部23aを有するコバ
ールからなる組子状のキヤ。
プ23が用いられていることと、ヒートシンク25の接
着部24の側部が基台12の周縁部まで延在され、かつ
接着部24の底面に垂直な方向であってフィン21のあ
る方と反対方向に向いた延在部24aの端部により鍔状
の封着部23aが基台12に押し付けられていることで
ある。なお、この延在部24aは接着部24の全周辺に
わたって設けられてもよいし、接着部24の周辺の一部
に設けられてもよい。図中他の符号については、第1図
(a)〜(d)と同一の符号で示すものは第1図(a)
〜(d)と同一のものを示す。
以上のように、第2の発明の実施例によれば、接着部2
4の延在部24aの端部lこよりキャップ23の鍔状の
封着部23aが基台12に押し付けられているので、た
とえキャップ23の中央部が押下げられ折り曲げ部の歪
みが増大しても、封着部23aの剥離を防止することが
できる。更に、この場合には、延在部24aがヒートシ
ンク25にかかる応力を支持する働きを有し、キャップ
23への応力を緩和している。これにより、より一層封
着部23aの剥離を防止することができる。
■第3の発明の実施例 第3図は、第3の発明の実施例の半導体装置の断面図で
ある。
同図において、第1及び第2の発明の実施例と異なると
ころは、キャップを用いずに、ヒートシンク28の接着
部26の側部が接着部26の全周辺にわたって延在され
、かつ接着部26の底面に垂直な方向であってフィン2
1のある方と反対方向に向いた延在部26aの端部が基
台12の周縁部で接着されて、チップ17が密封されて
いることである。
また、接着部26の底面であって、チップ17と接着さ
れる領域の周辺部には溝27が設けられている。これに
より、チップ17と接着部26とを接着する半田19の
うち過剰なものをこの溝27に溜めて半田19の広がり
を防止するとともに、過剰半田の落下を防止することが
できる。
なお、図中他の符号については、第1図(a)〜(d)
と同一の符号で示すものは第1図(a)〜(d)と同一
のものを示す。
以上のように、第3の発明の実施例によれば、キャップ
を用いずに接着部26の全周辺にわたって設けられた延
在部26aの端部を直接基台12に接着してチップ17
を密封しているので、キャップとヒートシンク22とが
一体的に形成された構造となり、ヒートシンク22から
の応力は延在部26aを介して基台12に支持される。
従って、キャップとヒートシンクとを別々に用いた場合
よりも機械的な強度を増すことができ、密封性を向上す
ることができる。更に、第2の実施例と同様に、延在部
26aがヒートシンク28にかかる応力を支持する働き
を有しているので、より一雇機械的な強度を増すことが
でき、密封性を向上することができる。
なお、第3の発明の実施例では、接着部26の全周辺に
わたって延在部26aが設けられているが、気密性を要
しない場合には、接着部26の一部に延在部が設けられ
てもよい。
また、延在部26aは切削加工により形成されてもよい
し、折り曲げ加工により作成されてもよい。
■本発明の第4の実施例 第4図は、第4の発明の実施例の半導体装置の断面図で
ある。
同図において、第3の発明の実施例と異なるところは、
延在部30aが折り曲げられずに、基台12の周縁部に
設けられた枠29の上部と接着されることにより枠29
の内側のチップ17を密封していることである。図中他
の符号30はチップ17と直接接着されるヒートシンク
32の接着部、31は接着部30の底面であって、チッ
プ17と接着される領域の周辺部に設けられた溝で、第
3の発明の実施例の溝27と同様な目的で形成されてい
る。なお、図中他の符号については、第1図(a)〜(
d)と同一の符号で示すものは第1図(a)〜(d)と
同一のものを示す。
以上のように、第4の発明の実施例によれば、ヒートシ
ンク32の接着部30の側部が全周辺にわたって延在さ
れ、かつ基台12の周縁部に設けられた枠29と接着さ
れているので、第2及び第3の実施例と同様に、枠29
によってヒートシンり32にかかる応力が支持されるこ
とになる。これにより、機械的な強度を増すことができ
、密封性を向上することができる。
〔発明の効果] 以上のように、第1の発明の半導体装置によれば、キャ
ップが切削加工により作成されているので、従来の折り
曲げ加工による成形の場合と比較して、歪みを低減して
密封性を向上させることができる。
また、第2の発明の半導体装置によれば、ヒトシンクの
接着部の側部が延在し、この延在部によりキャップの鍔
状の封着部が基台に押し付けられているので、封着部の
剥離を防止して密封性を向上させることができる。更に
、この場合には、延在部がヒートシンクにかかる応力を
支持する働きを存し、キャップへの応力が緩和されるの
で、より一層機械的な強度を向上させることができる。
更に、第3の発明の半導体装置によれば、キャップを用
いずに、ヒートシンクの接着部の側部の接延在部の端部
がパッケージの基台に接着されているので、ヒートシン
クからの応力は延在部を介して基台によって支持され、
従って、キャップを用いた場合よりも機械的な強度を増
すことができる。更に、気密性を要する場合にも充分に
対応できる。
また、第4の発明の半導体装置によれば、キャップを用
いずに、ヒートシンクの接着部の側部の延在部が基台の
周縁部に設けられた枠と接着されているので、ヒートシ
ンクからの応力は枠によって支持され、従って、キャッ
プを用いた場合よりも機械的な強度を増すことができ、
密封性を向上することができる。
【図面の簡単な説明】
第1図は、第1の発明の実施例の半導体装置について説
明する図、 第2図は、第2の発明の実施例の半導体装置について説
明する断面図、 第3図は、第3の発明の実施例の半導体装置について説
明する断面図、 第4図は、第4の発明の実施例の半導体装置について説
明する断面図、 第5図は、従来例の半導体装置について説明する図であ
る。 〔符号の説明] 1.12・・・基台、 2.13・・・素子設置部、 3、14・・・外部リード、 4.15.23・・・キャップ、 4a、23a・・・封着部、 5.16・・・開口部、 617・・・チップ、 7、18・・・内部リード、 8.19・・・半田、 9.20.24,26.30・・・接着部、10.21
・・・フィン、 11.22.25,28.32・・・ヒートシンク、2
4a 、 26a 、 30a −・−延在部、27.
31・・・溝、 29・・・枠。 第1の発明の実施例の半導体装置について説明する2第
 1 図 (そのl〉 第2の発明の実施例の半導体装置について説明する断面
図第2図 第1の発明の実施例の半導体装置について説明する図j 第 図 (その2) 第3の発明の実施例の半導体装置について説明する断面
図第3図 j 第4の発明の実施例の半導体装置について説明する断面
図第4図 従来例の半導体装置について説明する口笛 図(その1)

Claims (4)

    【特許請求の範囲】
  1. (1)素子設置部を有するパッケージの基台と、前記素
    子設置部に設置されたチップと、前記基台に取りつけら
    れた開口部を有するキャップと、前記開口部を介して前
    記チップと直接接着され、かつ前記開口部の周縁部で前
    記キャップと接着されたヒートシンクとからなり、 前記キャップが切削加工により作成されていることを特
    徴とする半導体装置。
  2. (2)素子設置部を有するパッケージの基台と、前記素
    子設置部に設置されたチップと、鍔状の封着部を有し、
    該封着部を介して基台に取りつけられた開口部を有する
    キャップと、前記開口部を介して前記チップと直接接着
    され、かつ前記開口部の周縁部で前記キャップと接着さ
    れた接着部を有するヒートシンクとからなり、 前記ヒートシンクの接着部の側部が前記キャップの封着
    部まで延在され、かつ前記基台の方に向くように形成さ
    れている前記延在部の端部により前記封着部が前記基台
    に押し付けられていることを特徴とする半導体装置。
  3. (3)素子設置部を有するパッケージの基台と、前記素
    子設置部に設置されたチップと、前記チップと直接接着
    された接着部を有するヒートシンクとからなり、 前記接着部の側部が前記基台の周縁部まで延在され、か
    つ前記基台の方に向くように形成されている前記延在部
    の端部がが前記基台に接着されていることを特徴とする
    半導体装置。
  4. (4)素子設置部を有するパッケージの基台と、前記素
    子設置部に設置されたチップと、前記チップと直接接着
    された接着部を有するヒートシンクとからなり、 前記基台の周縁部に枠が設けられ、かつ前記接着部の側
    部が前記基台の周縁部まで延在されて前記枠に接着され
    ていることを特徴とする半導体装置。
JP2232658A 1990-09-03 1990-09-03 半導体装置 Expired - Fee Related JP2868868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2232658A JP2868868B2 (ja) 1990-09-03 1990-09-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2232658A JP2868868B2 (ja) 1990-09-03 1990-09-03 半導体装置

Publications (2)

Publication Number Publication Date
JPH04113658A true JPH04113658A (ja) 1992-04-15
JP2868868B2 JP2868868B2 (ja) 1999-03-10

Family

ID=16942760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2232658A Expired - Fee Related JP2868868B2 (ja) 1990-09-03 1990-09-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2868868B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595991B2 (en) 2001-06-29 2009-09-29 Intel Corporation Using the wave soldering process to attach motherboard chipset heat sinks
JP2018037212A (ja) * 2016-08-30 2018-03-08 コイト電工株式会社 投光照明装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595991B2 (en) 2001-06-29 2009-09-29 Intel Corporation Using the wave soldering process to attach motherboard chipset heat sinks
JP2018037212A (ja) * 2016-08-30 2018-03-08 コイト電工株式会社 投光照明装置

Also Published As

Publication number Publication date
JP2868868B2 (ja) 1999-03-10

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US5687474A (en) Method of assembling and cooling a package structure with accessible chip
JP2756597B2 (ja) モールド型半導体パッケージ
KR0178623B1 (ko) 반도체 장치
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH04207061A (ja) 半導体装置
KR0157857B1 (ko) 반도체 패키지
JP2868868B2 (ja) 半導体装置
US5885853A (en) Hollow chip package and method of manufacture
JPH02125454A (ja) 樹脂封止型半導体装置
JP2646994B2 (ja) ヒートシンク付ピングリッドアレイ
JP2551349B2 (ja) 樹脂封止型半導体装置
JP2756448B2 (ja) 半導体装置及びその試験方法
JPH05218225A (ja) 半導体装置
JP2000150756A (ja) 樹脂封止型半導体装置及びリードフレーム
JPH05275578A (ja) 半導体装置
JP2000162076A (ja) 半導体圧力センサ
JPH08306849A (ja) 放熱部材及び該放熱部材を備えた半導体装置
JPH05206307A (ja) 半導体装置
JPH11219969A (ja) 半導体装置
JPH0433357A (ja) マルチ・チップ・パッケージの構造
JP2937251B2 (ja) 樹脂封止型半導体装置
JPS62117351A (ja) プラスチツク・パツケ−ジ型半導体装置
JP2000133911A (ja) 電子部品搭載装置
JPH0370163A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees