JPH04114285A - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JPH04114285A JPH04114285A JP23477490A JP23477490A JPH04114285A JP H04114285 A JPH04114285 A JP H04114285A JP 23477490 A JP23477490 A JP 23477490A JP 23477490 A JP23477490 A JP 23477490A JP H04114285 A JPH04114285 A JP H04114285A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- output
- window
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ビデオ機器の出力する画像データを処理する画像データ
処理装置に関し、 画像データをビデオレートで処理しつつ汎用的な画像処
理を施せるようにすることを目的とし、画像データ処理
装置を、ビデオ機器の出力する画像データを並列的に取
り込んで画像処理を施すとともに、該画像処理により得
られた画像データを並列的に出力していくプロセッサモ
ジュールの複数により構成させて、各プロセッサモジュ
ールが、任意に割付可能となる画像ウィンドウ内の小領
域の画像データを取り込む手段と、画像処理の施された
該画像ウィンドウ内の画像データを出力する手段とを具
備するインクフェース手段を備えることで、ソフトウェ
アによるビデオレート処理の可能となる小領域の画像デ
ータを取り込んでいくよう構成するとともに、ソフトウ
ェアによる汎用的な画像処理の施された小領域の画像デ
ータを出力していくよう構成する。
処理装置に関し、 画像データをビデオレートで処理しつつ汎用的な画像処
理を施せるようにすることを目的とし、画像データ処理
装置を、ビデオ機器の出力する画像データを並列的に取
り込んで画像処理を施すとともに、該画像処理により得
られた画像データを並列的に出力していくプロセッサモ
ジュールの複数により構成させて、各プロセッサモジュ
ールが、任意に割付可能となる画像ウィンドウ内の小領
域の画像データを取り込む手段と、画像処理の施された
該画像ウィンドウ内の画像データを出力する手段とを具
備するインクフェース手段を備えることで、ソフトウェ
アによるビデオレート処理の可能となる小領域の画像デ
ータを取り込んでいくよう構成するとともに、ソフトウ
ェアによる汎用的な画像処理の施された小領域の画像デ
ータを出力していくよう構成する。
本発明は、ビデオ機器の出力する画像データをビデオレ
ートで処理しつつ汎用的な画像処理を施せるようにする
画像データ処理装置に関するものである。
ートで処理しつつ汎用的な画像処理を施せるようにする
画像データ処理装置に関するものである。
近年、様々な分野で、TVカメラ等の画像入力機器から
取り込んだ画像データを計算機処理していく画像処理技
術が利用されている。この画像処理技術では、実時間処
理を可能とするためのビデオレート処理(画像入力機器
からの画像データを直接処理していく処理方式)の実行
が要求されるとともに、種々の分野への適用を可能とす
るために、画像処理操作に汎用性を持たせていくことが
要求されることになる。この高速性と汎用性という2つ
の要求は、画像データの情報量が極めて多いことに起因
して互いに相反する要求となるものであるが、今後の画
像データ処理装置では、この相反する要求である高速性
と汎用性という2つの要求に対応できるようなアーキテ
クチャを構築していく必要があるのである。
取り込んだ画像データを計算機処理していく画像処理技
術が利用されている。この画像処理技術では、実時間処
理を可能とするためのビデオレート処理(画像入力機器
からの画像データを直接処理していく処理方式)の実行
が要求されるとともに、種々の分野への適用を可能とす
るために、画像処理操作に汎用性を持たせていくことが
要求されることになる。この高速性と汎用性という2つ
の要求は、画像データの情報量が極めて多いことに起因
して互いに相反する要求となるものであるが、今後の画
像データ処理装置では、この相反する要求である高速性
と汎用性という2つの要求に対応できるようなアーキテ
クチャを構築していく必要があるのである。
〔従来の技術]
従来の画像データ処理装置では、ソフトウェアによる画
像処理操作ではビデオレート処理を実現できないために
、画像処理操作をハードウェア機構で実現していくとい
う方法が採られていた。しかしながら、ハードウェア機
構による画像処理操作では、画像処理操作の内容が固定
的になってしまうため、別の種類の画像処理要求に対し
て全く対応できないという問題点があった。
像処理操作ではビデオレート処理を実現できないために
、画像処理操作をハードウェア機構で実現していくとい
う方法が採られていた。しかしながら、ハードウェア機
構による画像処理操作では、画像処理操作の内容が固定
的になってしまうため、別の種類の画像処理要求に対し
て全く対応できないという問題点があった。
そこで、本出願人は、特開昭61−13379号公報で
開示したように、画像データ処理装置を、種々の画像処
理操作を行う複数のハードウェアモジュールと、それら
のハードウェアモジュール相互間を任意に組み合わせら
れるようにするネットワーク回路と、このネットワーク
回路を制御するネットワーク制御部とから構成させるこ
とで、任意の画像処理操作のパイプライン処理を実現し
て、高速な画像処理を実行しつつ汎用性も持たせられる
ようにする画像データ処理装置を提案したのである。
開示したように、画像データ処理装置を、種々の画像処
理操作を行う複数のハードウェアモジュールと、それら
のハードウェアモジュール相互間を任意に組み合わせら
れるようにするネットワーク回路と、このネットワーク
回路を制御するネットワーク制御部とから構成させるこ
とで、任意の画像処理操作のパイプライン処理を実現し
て、高速な画像処理を実行しつつ汎用性も持たせられる
ようにする画像データ処理装置を提案したのである。
確かに、本出願人が開示した特開昭61−13379号
公報の発明では、高速性を実現しつつある程度の汎用性
を実現できたものの、基本的には、画像処理操作をハー
ドウェア機構で実行しているようにしていることから、
十分な汎用性を備えているとは言えないものであった。
公報の発明では、高速性を実現しつつある程度の汎用性
を実現できたものの、基本的には、画像処理操作をハー
ドウェア機構で実行しているようにしていることから、
十分な汎用性を備えているとは言えないものであった。
本発明はかかる事情に鑑みてなされたものであって、画
像データをビデオレートで処理しつつ十分な汎用的画像
処理を施せるようにする新たな画像データ処理装置の拵
供を目的とするものである。
像データをビデオレートで処理しつつ十分な汎用的画像
処理を施せるようにする新たな画像データ処理装置の拵
供を目的とするものである。
第1図は本発明の原理構成図である。
図中、1は例えばTVカメラ等のようなビデオ機器であ
って、画像データを連続的に出力するもの、2は複数備
えられるプロセッサモジュールであって、ビデオ機器1
の出力する画像データに対して汎用的な画像処理操作を
並列的に実行するもの、3は例えばTV等のようなビデ
オ機器であって、画像処理操作の施された画像データを
表示等するもの、4はビデオ機器1とプロセッサモジ・
1−ル2との間を接続する第1のビデオバス、5はビデ
オ機器3とプロセッサモジュール2との間を接続する第
2のビデオバスである。
って、画像データを連続的に出力するもの、2は複数備
えられるプロセッサモジュールであって、ビデオ機器1
の出力する画像データに対して汎用的な画像処理操作を
並列的に実行するもの、3は例えばTV等のようなビデ
オ機器であって、画像処理操作の施された画像データを
表示等するもの、4はビデオ機器1とプロセッサモジ・
1−ル2との間を接続する第1のビデオバス、5はビデ
オ機器3とプロセッサモジュール2との間を接続する第
2のビデオバスである。
各プロセッサモジュール2は、ビデオ機器1がら送られ
てくる画像データの取込処理を司るとともに、画像処理
の施された画像データの出力処理を司るインタフェース
手段6と、インタフェース手段6により取り込まれた画
像データを格納する第1のメモリ7と、ソフトウェア手
段により構成されて、第1のメモリ7に格納された画像
データに対して汎用的な画像処理操作を施す画像処理実
行手段8と、画像処理実行手段8により処理された出力
対象の画像データを格納する第2のメモリ9とを備える
。
てくる画像データの取込処理を司るとともに、画像処理
の施された画像データの出力処理を司るインタフェース
手段6と、インタフェース手段6により取り込まれた画
像データを格納する第1のメモリ7と、ソフトウェア手
段により構成されて、第1のメモリ7に格納された画像
データに対して汎用的な画像処理操作を施す画像処理実
行手段8と、画像処理実行手段8により処理された出力
対象の画像データを格納する第2のメモリ9とを備える
。
インタフェース手段6は、インタフェース処理の実行の
ために、ビデオ機器1から送られてくる画像信号から画
像データの画素位置情報を表示するパルス信号列を生成
するアドレス生成手段1゜と、アドレス生成手段10の
出力するパルス信号列と、任意に割り付けられる画像ウ
ィンドウの基準位置情報と、該画像ウィンドウのサイズ
情報とを入力として、アドレス生成手段loの出力する
パルス信号列が割り付けられる画像ウィンドウ内の画素
位置を表示するときに画像データの取り込み信号を発生
する取込信号生成手段11と、アドレス生成手段10の
出力するパルス信号列と、任意に割り付けられる画像ウ
ィンドウの基準位置情報と、該画像ウィンドウのサイズ
情報とを入力として、アドレス生成手段10の出力する
パルス信号列が割り付けられる画像ウィンドウ内の画素
位置を表示するときに画像データの出力信号を発生する
出力信号生成手段12と、取込信号生成手段11の発生
する取り込み信号を受けて、第1のビデオバス4上の画
像データを取り込んで第1のメモリ7に転送する画像デ
ータ取込手段13と、出力信号生成手段10の発生する
出力信号を受けて、第2のメモリ9に展開される画像デ
ータを第2のビデオバス5に送出する画像データ出力手
段14とを具備するよう構成される。
ために、ビデオ機器1から送られてくる画像信号から画
像データの画素位置情報を表示するパルス信号列を生成
するアドレス生成手段1゜と、アドレス生成手段10の
出力するパルス信号列と、任意に割り付けられる画像ウ
ィンドウの基準位置情報と、該画像ウィンドウのサイズ
情報とを入力として、アドレス生成手段loの出力する
パルス信号列が割り付けられる画像ウィンドウ内の画素
位置を表示するときに画像データの取り込み信号を発生
する取込信号生成手段11と、アドレス生成手段10の
出力するパルス信号列と、任意に割り付けられる画像ウ
ィンドウの基準位置情報と、該画像ウィンドウのサイズ
情報とを入力として、アドレス生成手段10の出力する
パルス信号列が割り付けられる画像ウィンドウ内の画素
位置を表示するときに画像データの出力信号を発生する
出力信号生成手段12と、取込信号生成手段11の発生
する取り込み信号を受けて、第1のビデオバス4上の画
像データを取り込んで第1のメモリ7に転送する画像デ
ータ取込手段13と、出力信号生成手段10の発生する
出力信号を受けて、第2のメモリ9に展開される画像デ
ータを第2のビデオバス5に送出する画像データ出力手
段14とを具備するよう構成される。
ここで、同一のプロセッサモジュール2のインタフェー
ス手段6の取込信号生成手段11に入力される画像ウィ
ンドウ情報と、出力信号生成手段12に入力される画像
ウィンドウ情報とは、例えば、取込信号生成手段11に
入力される画像ウィンドウ情報の方が出力信号生成手段
12に入力される画像ウィンドウ情報より一回り大きい
といったように異なるものに設定されることがある。そ
して、取込信号生成手段11に入力される画像ウィンド
ウ情報か、出力信号生成手段12に入力される画像ウィ
ンドウ情報のいずれか一方若しくは双方が、画像処理操
作の演算結果に応じて変更されていくことがある。そし
て、各プロセッサモジュール2のインクフェース手段6
に割り付けられる画像ウィンドウは、通常、ビデオ機器
1,3の扱う画像データの全領域を互いにオーバーラツ
プすることない形式、あるいはその一部がオーバーラン
プする形式に従って分割していくことで得られるもので
もって割り付けられることになる。
ス手段6の取込信号生成手段11に入力される画像ウィ
ンドウ情報と、出力信号生成手段12に入力される画像
ウィンドウ情報とは、例えば、取込信号生成手段11に
入力される画像ウィンドウ情報の方が出力信号生成手段
12に入力される画像ウィンドウ情報より一回り大きい
といったように異なるものに設定されることがある。そ
して、取込信号生成手段11に入力される画像ウィンド
ウ情報か、出力信号生成手段12に入力される画像ウィ
ンドウ情報のいずれか一方若しくは双方が、画像処理操
作の演算結果に応じて変更されていくことがある。そし
て、各プロセッサモジュール2のインクフェース手段6
に割り付けられる画像ウィンドウは、通常、ビデオ機器
1,3の扱う画像データの全領域を互いにオーバーラツ
プすることない形式、あるいはその一部がオーバーラン
プする形式に従って分割していくことで得られるもので
もって割り付けられることになる。
〔作用]
本発明では、例えば、マスクとなるプロセッサモジュー
ル2が、処理対象の画像データの特徴抽出に用いる画像
処理実行手段8を各プロセッサモジュール2に展開する
。そして、例えば、このように展開される各プロセッサ
モジュール2の画像処理実行手段8が、自モジュールの
取込信号生成手段11及び出力信号生成手段12に対し
て、自モジュールに割り付けられた画像ウィンドウの基
準位置情報とサイズ情報とを通知していく。
ル2が、処理対象の画像データの特徴抽出に用いる画像
処理実行手段8を各プロセッサモジュール2に展開する
。そして、例えば、このように展開される各プロセッサ
モジュール2の画像処理実行手段8が、自モジュールの
取込信号生成手段11及び出力信号生成手段12に対し
て、自モジュールに割り付けられた画像ウィンドウの基
準位置情報とサイズ情報とを通知していく。
アドレス生成手段10は、ビデオ機器1から送られてく
る画像信号に含まれる同期信号を分離することで、画像
データの画素位置情報を表示するパルス信号列を生成す
る。このアドレス生成手段10の生成するパルス信号列
を受けて、取込信号生成手段11は、パルス信号列が通
知された画像ウィンドウ内の画素位置を表示していると
きには取り込み信号を発生することで、画像データ取込
手段13に対して画像データの取り込みを指示し、この
指示に従い、画像データ取込手段13は、割り付けられ
た画像ウィンドウ内の画像データ情報を第1のメモリ7
に格納する。
る画像信号に含まれる同期信号を分離することで、画像
データの画素位置情報を表示するパルス信号列を生成す
る。このアドレス生成手段10の生成するパルス信号列
を受けて、取込信号生成手段11は、パルス信号列が通
知された画像ウィンドウ内の画素位置を表示していると
きには取り込み信号を発生することで、画像データ取込
手段13に対して画像データの取り込みを指示し、この
指示に従い、画像データ取込手段13は、割り付けられ
た画像ウィンドウ内の画像データ情報を第1のメモリ7
に格納する。
このようにして、第1のメモリ7に画像ウィンドウ分の
画像データが格納されると、画像処理実行手段8は、第
1のメモリ7に展開される画像データに対してビデオレ
ートでもって画像処理操作を施して、その処理結果を第
2のメモリ9に格納していく。
画像データが格納されると、画像処理実行手段8は、第
1のメモリ7に展開される画像データに対してビデオレ
ートでもって画像処理操作を施して、その処理結果を第
2のメモリ9に格納していく。
一方、出力信号生成手段12は、アドレス生成手段10
の生成するパルス信号列を受けて、パルス信号列が通知
された画像ウィンドウ内の画素位置を表示しているとき
には出力信号を発生することで、画像データ出力手段1
4に対して画像データの出力を指示し、この指示に従い
、画像データ出力手段14は、第2のメモリ9に格納さ
れている画像処理の施された画像ウィンドウ分の画像デ
ータを第2のビデオバス5を介してビデオ機器3に出力
していくよう処理する。
の生成するパルス信号列を受けて、パルス信号列が通知
された画像ウィンドウ内の画素位置を表示しているとき
には出力信号を発生することで、画像データ出力手段1
4に対して画像データの出力を指示し、この指示に従い
、画像データ出力手段14は、第2のメモリ9に格納さ
れている画像処理の施された画像ウィンドウ分の画像デ
ータを第2のビデオバス5を介してビデオ機器3に出力
していくよう処理する。
このようにして、本発明では、画像データ処理装置をマ
ルチプロセッサで構成するとともに、各プロセンサモジ
ュールが自モジュールに割り付けられた小領域の画像デ
ータを取り込んで処理対象としていくように構成するこ
とから、ビデオレート処理で行う画像処理繰作をソフト
ウェアにより構成することが可能になる。これから、本
発明を用いることで、画像データをビデオレー1・で処
理しつつ汎用的な画像処理を施セる画像データ処理装置
を提供できるようになるのである。
ルチプロセッサで構成するとともに、各プロセンサモジ
ュールが自モジュールに割り付けられた小領域の画像デ
ータを取り込んで処理対象としていくように構成するこ
とから、ビデオレート処理で行う画像処理繰作をソフト
ウェアにより構成することが可能になる。これから、本
発明を用いることで、画像データをビデオレー1・で処
理しつつ汎用的な画像処理を施セる画像データ処理装置
を提供できるようになるのである。
(実施例]
以下、実施例に従って本発明の詳細な説明する。
第2図に、本発明により構成される画像データ処理装置
のシステム構成を図示する。この図に示すように、本発
明により構成される画像データ処理装置は、マルチプロ
センサシステムを構成する複数のプロセッサモジュール
2を備えて、この複数のプロセッサモジュール2でもっ
て、入力ビデオバス4aを介して与えられるTVカメラ
1aからのビデオ信号に対して、並列的に画像処理操作
を施していく構成を採るとともに、その画像処理操作の
施された画像データを、出力ビデオバス5aを介してビ
デオ出力機器3aに出力していく構成を採るものである
。ここで、入力ビデオバス4aを介して与えられる画像
データについては、アナログ形式、ディジタル形式のい
ずれに従うものであってもよく、また、出力ビデオバス
5aを介して出力する画像データについても、アナログ
形式、ディジタル形式のいずれに従うものであってもよ
い。
のシステム構成を図示する。この図に示すように、本発
明により構成される画像データ処理装置は、マルチプロ
センサシステムを構成する複数のプロセッサモジュール
2を備えて、この複数のプロセッサモジュール2でもっ
て、入力ビデオバス4aを介して与えられるTVカメラ
1aからのビデオ信号に対して、並列的に画像処理操作
を施していく構成を採るとともに、その画像処理操作の
施された画像データを、出力ビデオバス5aを介してビ
デオ出力機器3aに出力していく構成を採るものである
。ここで、入力ビデオバス4aを介して与えられる画像
データについては、アナログ形式、ディジタル形式のい
ずれに従うものであってもよく、また、出力ビデオバス
5aを介して出力する画像データについても、アナログ
形式、ディジタル形式のいずれに従うものであってもよ
い。
このようなマルチプロセッサ構成を採るときにあって、
プロセッサモジュール2が汎用的な画像処理操作をビデ
オレート処理でもって実行できるようにするために、本
発明の画像データ処理装置では、第1図でも説明したよ
うに、各プロセッサモジュール2がTVカメラlaから
送られてくるTV画像(1秒間に30枚変化する)の全
領域の画像データを取り込むのではなくて、分割された
画像ウィンドウ内の小領域の画像データを取り込んでい
くよう構成して、この取り込んだ小領域の画像データに
対して、ソフトウェアによるビデオレート処理の画像処
理操作を実行していくよう構成するものである。
プロセッサモジュール2が汎用的な画像処理操作をビデ
オレート処理でもって実行できるようにするために、本
発明の画像データ処理装置では、第1図でも説明したよ
うに、各プロセッサモジュール2がTVカメラlaから
送られてくるTV画像(1秒間に30枚変化する)の全
領域の画像データを取り込むのではなくて、分割された
画像ウィンドウ内の小領域の画像データを取り込んでい
くよう構成して、この取り込んだ小領域の画像データに
対して、ソフトウェアによるビデオレート処理の画像処
理操作を実行していくよう構成するものである。
この画像ウィンドウ内の小領域の画像データの取り込み
処理と出力処理を実行するものが、各プロセッサモジュ
ール2の備える人出力インタフェース回路20である。
処理と出力処理を実行するものが、各プロセッサモジュ
ール2の備える人出力インタフェース回路20である。
第3図に、各プロセンサモジュール2の入出力インクフ
ェース回路20の処理対象とする画像ウィンドウを図示
する。この図に示すように、各プロセン4Jモジユール
2は、M×N画素の全画像会豆域の内部に指定される基
fの画素位置A(a、b)と、横サイズ画素数mと、縦
サイズ画素数nとでもって区画される画像ウィンドウ内
の画像データを処理対象とするものである。
ェース回路20の処理対象とする画像ウィンドウを図示
する。この図に示すように、各プロセン4Jモジユール
2は、M×N画素の全画像会豆域の内部に指定される基
fの画素位置A(a、b)と、横サイズ画素数mと、縦
サイズ画素数nとでもって区画される画像ウィンドウ内
の画像データを処理対象とするものである。
この画像ウィンドウは、例えば第4図に示すように、画
像データの全領域を互いにオーパーラ、ブすることのな
い形式に従って分割するものでもって各プロセッサモジ
ュール2に割り付けられることになる。
像データの全領域を互いにオーパーラ、ブすることのな
い形式に従って分割するものでもって各プロセッサモジ
ュール2に割り付けられることになる。
各プロセッサモジュール2に対しての画像ウィンドウの
割り付けは、予め決められた固定的なもので設定される
こともあるし、あるいは、各プロセッサモジュール2上
に展開される画像処理操作のソフトウェアに従って、可
変的に設定されることもある。そして、通常、入力処理
時の画像ウィンドウと出力処理時の画像ウィンドウとは
、同じ基準位置に配設される同じサイズを持つもので設
定されることになるが、ソフトウェアにより施される画
像処理操作の演算内容に応じて異なるものに設定される
こともあるし、また、画像処理操作の演算結果に応じて
リアルタイムで変更されていくこともある。
割り付けは、予め決められた固定的なもので設定される
こともあるし、あるいは、各プロセッサモジュール2上
に展開される画像処理操作のソフトウェアに従って、可
変的に設定されることもある。そして、通常、入力処理
時の画像ウィンドウと出力処理時の画像ウィンドウとは
、同じ基準位置に配設される同じサイズを持つもので設
定されることになるが、ソフトウェアにより施される画
像処理操作の演算内容に応じて異なるものに設定される
こともあるし、また、画像処理操作の演算結果に応じて
リアルタイムで変更されていくこともある。
第5図に、入出力インクフェース回路2oの実行する画
像データの取り込み処理をC言語で記述したものを図示
する。すなわち、入出力インタフェース回路20は、こ
の図に示すように、先ず最初に、(1)行目でもって、
パラメータM、N、a bm、nを初期化し、次に、
(2)行目と(8)行目でもって、アドレスyを“0パ
がら“N”まで1ずつ順次カウントアツプし、続いて、
(3)行目と(7)行目でもって、アドレスXを“0″
がら°“M”まで1ずつ順次カウントアツプし、続いて
、(4)行目でもって、発生されたx/yアドレスが、
第3図で説明した画像ウィンドウABCD内のものであ
るが否かを判断して、画像ウィンドウ内のものであるな
らば、続<(5)行目でもって、TVカメラ1aがら転
送されてくるそのx/yアドレスの指定する画素の画像
データを図示しない内部メモリに格納し、一方、画像ウ
ィンドウ内のものでないならば、(6)行目に進むこと
で、そのx/yアドレスの指定する画素の画像データを
取り込まないように処理していく。そして、(9)行目
でもって、演算結果に基づいて、必要に応じて次のフレ
ームサイクル時の画像ウィンドウの位置や大きさを変更
する。
像データの取り込み処理をC言語で記述したものを図示
する。すなわち、入出力インタフェース回路20は、こ
の図に示すように、先ず最初に、(1)行目でもって、
パラメータM、N、a bm、nを初期化し、次に、
(2)行目と(8)行目でもって、アドレスyを“0パ
がら“N”まで1ずつ順次カウントアツプし、続いて、
(3)行目と(7)行目でもって、アドレスXを“0″
がら°“M”まで1ずつ順次カウントアツプし、続いて
、(4)行目でもって、発生されたx/yアドレスが、
第3図で説明した画像ウィンドウABCD内のものであ
るが否かを判断して、画像ウィンドウ内のものであるな
らば、続<(5)行目でもって、TVカメラ1aがら転
送されてくるそのx/yアドレスの指定する画素の画像
データを図示しない内部メモリに格納し、一方、画像ウ
ィンドウ内のものでないならば、(6)行目に進むこと
で、そのx/yアドレスの指定する画素の画像データを
取り込まないように処理していく。そして、(9)行目
でもって、演算結果に基づいて、必要に応じて次のフレ
ームサイクル時の画像ウィンドウの位置や大きさを変更
する。
このようにして、入出力インタフェース回路20は、T
Vカメラ1aから転送されてくる画像データの内の割り
付けられた小領域の画像データのみを取り込んでいくも
のであることがら、各プロセッサモジュール2の処理対
象とする画像データ量を少ないものとすることができる
。これから、各プロセッサモジュール2は、ビデオレー
ト処理で行う画像処理操作をソフトウェアでもって実行
できるようになり、これにより、ビデオレートの処理に
従いつつ、汎用性をもった画像処理操作を実装できるよ
うになるのである。
Vカメラ1aから転送されてくる画像データの内の割り
付けられた小領域の画像データのみを取り込んでいくも
のであることがら、各プロセッサモジュール2の処理対
象とする画像データ量を少ないものとすることができる
。これから、各プロセッサモジュール2は、ビデオレー
ト処理で行う画像処理操作をソフトウェアでもって実行
できるようになり、これにより、ビデオレートの処理に
従いつつ、汎用性をもった画像処理操作を実装できるよ
うになるのである。
この第5図で説明した画像データの取り込み処理は、画
像データを出力してくるビデオmlの出力処理速度が遅
い場合には、そのままプログラム手段を用いて実行でき
ることになるが、TV画像等のように、640 X 4
80個程度の画素数の画像が1秒間に30枚も送られて
くると、プログラム手段ではビデオレート処理でもって
取り込んでいくのは不可能となる。そこで、このような
高速の取り込み処理を要求されるときには、入出力イン
タフェース回路20をハードウェアでもって構成してい
くことになる。
像データを出力してくるビデオmlの出力処理速度が遅
い場合には、そのままプログラム手段を用いて実行でき
ることになるが、TV画像等のように、640 X 4
80個程度の画素数の画像が1秒間に30枚も送られて
くると、プログラム手段ではビデオレート処理でもって
取り込んでいくのは不可能となる。そこで、このような
高速の取り込み処理を要求されるときには、入出力イン
タフェース回路20をハードウェアでもって構成してい
くことになる。
第6図に、ハードウェアにより構成される入出力インタ
フェース回路20の備える入力回路構成の一実施例を図
示する。次に、この第6図に示す実施例に従って、ハー
ドウェアにより構成される入出力インタフェース回路2
0の画像データの取り込み処理について説明する。
フェース回路20の備える入力回路構成の一実施例を図
示する。次に、この第6図に示す実施例に従って、ハー
ドウェアにより構成される入出力インタフェース回路2
0の画像データの取り込み処理について説明する。
TVカメラ1aからの画像信号は、同期信号分離回路2
1に入力されていくとともに、画素毎の画像データをラ
ッチしていくデータラッチ回路22に入力されていくこ
とになる。同期信号分離回路21は、この画像信号を受
は取ると、その画像信号に含まれている水平同期信号と
垂直同期信号とを分離して、それらの分離した同期信号
をXアドレス生成回路23に転送する。この同期信号を
受は取ると、Xアドレス生成回路23は、入力されてく
る同期信号と制御用に用意されるクロック信号との論理
積演算を実行することで、画像データが有効となる期間
のみXアドレスをカウントアツプして比較器25に出力
していく。そして、このXアドレス生成回路23は、カ
ウントアンプしていくXアドレスが初期データとして与
えられる入力画像データのX方向のサイズMを超えると
、Xアドレスをゼロ値にリセットしていく処理を実行し
ていくとともに、Xアドレス生成回路24に対して桁あ
ふれ信号を出力していく。なお、転送されてくる画像デ
ータの大きさが変更されるときには、初期データと与え
られるM値の値が変更されること(Z憾る。
1に入力されていくとともに、画素毎の画像データをラ
ッチしていくデータラッチ回路22に入力されていくこ
とになる。同期信号分離回路21は、この画像信号を受
は取ると、その画像信号に含まれている水平同期信号と
垂直同期信号とを分離して、それらの分離した同期信号
をXアドレス生成回路23に転送する。この同期信号を
受は取ると、Xアドレス生成回路23は、入力されてく
る同期信号と制御用に用意されるクロック信号との論理
積演算を実行することで、画像データが有効となる期間
のみXアドレスをカウントアツプして比較器25に出力
していく。そして、このXアドレス生成回路23は、カ
ウントアンプしていくXアドレスが初期データとして与
えられる入力画像データのX方向のサイズMを超えると
、Xアドレスをゼロ値にリセットしていく処理を実行し
ていくとともに、Xアドレス生成回路24に対して桁あ
ふれ信号を出力していく。なお、転送されてくる画像デ
ータの大きさが変更されるときには、初期データと与え
られるM値の値が変更されること(Z憾る。
Xアドレス生成回路23からの桁あふれ信号を受は取る
と、Xアドレス生成回路24は、入力されてくる桁あふ
れ信月と制御用に用意されるクロック信号との論理積演
算を実行することで、画像データが1行分転送されてく
る度毎に、Xアドレスをカウントアツプして比較器25
に出力していく。そして、このXアドレス生成回路24
は、カウントアツプしていくXアドレスが初期データと
して与えられS入力画像データのX方向のサイズNを超
えると、Xアドレスをゼロ値にリセットしていく処理を
実行していく。なお、転送されてくる画像データの大き
さが変更されるときには、初期データと与えられるM値
の値が変更されることになる。
と、Xアドレス生成回路24は、入力されてくる桁あふ
れ信月と制御用に用意されるクロック信号との論理積演
算を実行することで、画像データが1行分転送されてく
る度毎に、Xアドレスをカウントアツプして比較器25
に出力していく。そして、このXアドレス生成回路24
は、カウントアツプしていくXアドレスが初期データと
して与えられS入力画像データのX方向のサイズNを超
えると、Xアドレスをゼロ値にリセットしていく処理を
実行していく。なお、転送されてくる画像データの大き
さが変更されるときには、初期データと与えられるM値
の値が変更されることになる。
Xアドレス生成回路23からのXアドレスと、Xアドレ
ス生成回路24からのXアドレスとを受は取ると、比較
器25は、外部より初期設定される画像ウィンドウのパ
ラメータa、b、m、nを用いて、入力されてくるx/
yアドレスの指定する画素が設定されている画像ウィン
ドウ内のものであるか否かをチエツクして、画像ウィン
ドウ内のものであるときには、データ取込回路26に対
してイネーブル信号を送出していくとともに、画像ウィ
ンドウ外のものであるときには、データ取込回路26に
対してディスイネーブル信号を送出していく処理を実行
する。
ス生成回路24からのXアドレスとを受は取ると、比較
器25は、外部より初期設定される画像ウィンドウのパ
ラメータa、b、m、nを用いて、入力されてくるx/
yアドレスの指定する画素が設定されている画像ウィン
ドウ内のものであるか否かをチエツクして、画像ウィン
ドウ内のものであるときには、データ取込回路26に対
してイネーブル信号を送出していくとともに、画像ウィ
ンドウ外のものであるときには、データ取込回路26に
対してディスイネーブル信号を送出していく処理を実行
する。
第7図に、この処理を実行するために備える比較器25
の回路構成の一実施例を図示する。比較器25は、例え
ば、この回路構成に従って、ANDゲート251が、コ
ンパレータ252により入力のXアドレスがパラメータ
aより等しいが大きいことが検出され、かつ、コンパレ
ータ255により入力のXアドレスが加算器254によ
り求められるパラメータ(a +m)より小さいことが
検出されることを検出し、更に、ANDゲート256が
、コンパレータ257により入力のXアドレスがパラメ
ータbより等しいが大きいことが検出され、かつ、コン
パレータ260により入力の、Xアドレスが加算器25
9により求められるパラメータ(b+n)より小さいこ
とが検出されることを検出すると、ANDゲート261
の論理積演算処理に従って、イネーブル信号を送出して
いくよう処理するのである。
の回路構成の一実施例を図示する。比較器25は、例え
ば、この回路構成に従って、ANDゲート251が、コ
ンパレータ252により入力のXアドレスがパラメータ
aより等しいが大きいことが検出され、かつ、コンパレ
ータ255により入力のXアドレスが加算器254によ
り求められるパラメータ(a +m)より小さいことが
検出されることを検出し、更に、ANDゲート256が
、コンパレータ257により入力のXアドレスがパラメ
ータbより等しいが大きいことが検出され、かつ、コン
パレータ260により入力の、Xアドレスが加算器25
9により求められるパラメータ(b+n)より小さいこ
とが検出されることを検出すると、ANDゲート261
の論理積演算処理に従って、イネーブル信号を送出して
いくよう処理するのである。
この比較器25からのイネーブル信号を受は取ると、デ
ータ取込回路26は、データランチ回路22のラッチし
ている画像データを取り込んで図示しない内部メモリに
転送していくよう処理するとともに、ディスイネーブル
信号を受は取ると、データランチ回路22のラッチして
いる画像データを取り込まないよう処理していく。
ータ取込回路26は、データランチ回路22のラッチし
ている画像データを取り込んで図示しない内部メモリに
転送していくよう処理するとともに、ディスイネーブル
信号を受は取ると、データランチ回路22のラッチして
いる画像データを取り込まないよう処理していく。
このようにして、プロセッサモジュール2は、自モジュ
ールに割り付けられた画像ウィンドウ内の画像データの
みを取り込んでいけるようになるのである。そして、こ
の取り込まれた画像データは、ソフトウェアにより構成
される画像処理操作に従って所定の演算処理が施される
ことになる。
ールに割り付けられた画像ウィンドウ内の画像データの
みを取り込んでいけるようになるのである。そして、こ
の取り込まれた画像データは、ソフトウェアにより構成
される画像処理操作に従って所定の演算処理が施される
ことになる。
次に、入出力インタフェース回路20が実行することに
なる画像処理操作の施された画像データの出力処理につ
いて説明する。
なる画像処理操作の施された画像データの出力処理につ
いて説明する。
第8図に、入出力インタフェース回路20の実行する画
像データの出力処理をC言語で記述したものを図示する
。この図に示すように、入出力インタフェース回路20
は、第5図で説明した取り込み処理と同様に、(1)行
目でもっで、パラメータM N、a、b、m、nを初期
化し、(2)行目と(8)行目でもって、アドレスyを
“0″から“N”まで1ずつ順次カウントアンプし、(
3)行目と(7)行目でもって、アドレスXを0″から
“M”まで1ずつ順次カウントアツプする。そして、(
4)行目でもって、発生されたx/yアドレスが、出力
対象となっている第3図で説明した画像ウィンドウAB
CD内のものであるか否かを判断して、画像ウィンドウ
内のものであるならば、(5)行目でもって、そのx/
yアドレスの指定する画素の画像データを図示しない内
部メモリから読み出して出力し、方、画像ウィンドウ内
のものでないならば、(6)行目に進んで、そのx/y
アドレスの指定する画素の画像データを出力していかな
いように処理していく。そして、(9)行目でもって、
演算結果に基づいて、必要に応じて次のフレームサイク
ル時の画像ウィンドウの位置や大きさを変更する9この
ようにして、入出力インタフェース回路20は、ソフト
ウェアによる汎用的な画像処理操作の施された画像ウィ
ンドウ内の画像データの出力処理を実行していくのであ
る。
像データの出力処理をC言語で記述したものを図示する
。この図に示すように、入出力インタフェース回路20
は、第5図で説明した取り込み処理と同様に、(1)行
目でもっで、パラメータM N、a、b、m、nを初期
化し、(2)行目と(8)行目でもって、アドレスyを
“0″から“N”まで1ずつ順次カウントアンプし、(
3)行目と(7)行目でもって、アドレスXを0″から
“M”まで1ずつ順次カウントアツプする。そして、(
4)行目でもって、発生されたx/yアドレスが、出力
対象となっている第3図で説明した画像ウィンドウAB
CD内のものであるか否かを判断して、画像ウィンドウ
内のものであるならば、(5)行目でもって、そのx/
yアドレスの指定する画素の画像データを図示しない内
部メモリから読み出して出力し、方、画像ウィンドウ内
のものでないならば、(6)行目に進んで、そのx/y
アドレスの指定する画素の画像データを出力していかな
いように処理していく。そして、(9)行目でもって、
演算結果に基づいて、必要に応じて次のフレームサイク
ル時の画像ウィンドウの位置や大きさを変更する9この
ようにして、入出力インタフェース回路20は、ソフト
ウェアによる汎用的な画像処理操作の施された画像ウィ
ンドウ内の画像データの出力処理を実行していくのであ
る。
この第8図で説明した画像データの出力処理は。
取り込み処理と同様に、通常はハードウェアでもって構
成していくことになる。第9図に、ハードウェアにより
構成される入出力インタフェース回路20の備える出力
回路構成の一実施例を図示する。この出力回路は、第6
図で説明した同期信号分離回路21と同様の処理を行う
同期信号分離回路21′(同期信号分離回路21と共通
にしてもよい)と、第6図で説明したXアドレス生成回
路23と同様の処理を行うXアドレス生成回路23′(
Xアドレス生成回路23と共逆にしてもよい)と、第6
図で説明したXアドレス生成回路24と同様の処理を行
うXアドレス生成回路24’(Xアドレス生成回路24
と共通にしてもよい)と、第6図で説明した比較器25
と同様の処理を行って、データ出力回路28に出力指示
を出力していく比較2327とを備えることで構成され
ることになる。
成していくことになる。第9図に、ハードウェアにより
構成される入出力インタフェース回路20の備える出力
回路構成の一実施例を図示する。この出力回路は、第6
図で説明した同期信号分離回路21と同様の処理を行う
同期信号分離回路21′(同期信号分離回路21と共通
にしてもよい)と、第6図で説明したXアドレス生成回
路23と同様の処理を行うXアドレス生成回路23′(
Xアドレス生成回路23と共逆にしてもよい)と、第6
図で説明したXアドレス生成回路24と同様の処理を行
うXアドレス生成回路24’(Xアドレス生成回路24
と共通にしてもよい)と、第6図で説明した比較器25
と同様の処理を行って、データ出力回路28に出力指示
を出力していく比較2327とを備えることで構成され
ることになる。
この第9図の入出力インタフェース回路20の備える出
力回路の動作処理は、基本的には、第6図で説明した入
出力インタフェース回路20の備える入力回路の動作処
理と同しものであって、Xアドレス生成回路23′が、
同IIJj信号分離回路21゛により分離された同期信
号に従って両像ブタのXアドレスを生成して比較器27
に出力し、Xアドレス生成回路24゛が、Xアドレス生
成回路23゛の検出する桁あふれ信号に従って画像デー
タのXアドレスを生成して比較器27に出力していくと
ともに、比較器27が、外部より初期設定される画像ウ
ィンドウのパラメータa、b、m。
力回路の動作処理は、基本的には、第6図で説明した入
出力インタフェース回路20の備える入力回路の動作処
理と同しものであって、Xアドレス生成回路23′が、
同IIJj信号分離回路21゛により分離された同期信
号に従って両像ブタのXアドレスを生成して比較器27
に出力し、Xアドレス生成回路24゛が、Xアドレス生
成回路23゛の検出する桁あふれ信号に従って画像デー
タのXアドレスを生成して比較器27に出力していくと
ともに、比較器27が、外部より初期設定される画像ウ
ィンドウのパラメータa、b、m。
nを用いて、入力されてくるx / Xアドレスの指定
する画素が出力対象として設定されている画像ウィンド
ウ内のものであるか否かをチエツクして、画像ウィンド
ウ内のものであるときには、データ出力回路28に対し
てイネーブル信号を送出していくことで、そのχ/yア
ドレスの指定する画素の画像データの出力指示を発行し
ていくとともに、画像ウィンドウ外のものであるときに
は、データ出力回路28に対してディスイネーブル信号
を送出していくことで、そのχ/yアドレスの指定する
画素の画像データの出力指示を発行していかないように
処理していく。
する画素が出力対象として設定されている画像ウィンド
ウ内のものであるか否かをチエツクして、画像ウィンド
ウ内のものであるときには、データ出力回路28に対し
てイネーブル信号を送出していくことで、そのχ/yア
ドレスの指定する画素の画像データの出力指示を発行し
ていくとともに、画像ウィンドウ外のものであるときに
は、データ出力回路28に対してディスイネーブル信号
を送出していくことで、そのχ/yアドレスの指定する
画素の画像データの出力指示を発行していかないように
処理していく。
このようにして、入出力インタフェース回路20は、ソ
フトウェアによる汎用的な画像処理操作の施された画像
ウィンドウ内の画像データの出力処理を実行していくの
である。
フトウェアによる汎用的な画像処理操作の施された画像
ウィンドウ内の画像データの出力処理を実行していくの
である。
図示実施例について説明したが、本発明はこれに限定さ
れるものではない。例えば、実施例では、入出力インタ
フェース回路20の入力回路の持つ比較器25と出力回
路の持つ比較器27とを別々のものを持つもので開示し
たが、入力回路に割り付ける画像ウィンドウと出ノj回
路に割り付ける画像ウィンドウとを全く同一のものに設
定していくときには、この2つの比較器を共通にしてい
くことで、データ取込回路26に発行する信号とデータ
出力回路28に発行する信号とを全く同一の回路から供
給しでいくようにしてもよいのである。
れるものではない。例えば、実施例では、入出力インタ
フェース回路20の入力回路の持つ比較器25と出力回
路の持つ比較器27とを別々のものを持つもので開示し
たが、入力回路に割り付ける画像ウィンドウと出ノj回
路に割り付ける画像ウィンドウとを全く同一のものに設
定していくときには、この2つの比較器を共通にしてい
くことで、データ取込回路26に発行する信号とデータ
出力回路28に発行する信号とを全く同一の回路から供
給しでいくようにしてもよいのである。
また、入出力インタフェース回路20のアクセス先とす
る内部メモリについては、本発明を規定するものではな
いので特に言及しなかったが、例えば同しものを2つ用
をして、一方をCPU側に他方を入出力インタフェース
回路20側に接続さセで、この接続関係を1フレ一ム分
の画像処理を終了する毎に切り換えていくことにより、
取り込み処理を実行しつつ画像処理操作を行えるように
し、また、画像処理操作の演算結果の書き込み処理を実
行しつつ外部への出力処理を行えるような構成等が採ら
れることになる。
る内部メモリについては、本発明を規定するものではな
いので特に言及しなかったが、例えば同しものを2つ用
をして、一方をCPU側に他方を入出力インタフェース
回路20側に接続さセで、この接続関係を1フレ一ム分
の画像処理を終了する毎に切り換えていくことにより、
取り込み処理を実行しつつ画像処理操作を行えるように
し、また、画像処理操作の演算結果の書き込み処理を実
行しつつ外部への出力処理を行えるような構成等が採ら
れることになる。
以上説明したように、本発明によれば、ソフトウェアに
よるビデオレート処理での画像処理操作が可能になる。
よるビデオレート処理での画像処理操作が可能になる。
これから、本発明を用いることで、画像データをビデオ
レートで処理しつつ汎用的な画像処理を施せる画像デー
タ処理装置を従供できるようになり、同一のハードウェ
アの画像データ処理装置を用意しておくだけて、様々な
分野の画像処理要求に対して対応できるようになるので
ある。
レートで処理しつつ汎用的な画像処理を施せる画像デー
タ処理装置を従供できるようになり、同一のハードウェ
アの画像データ処理装置を用意しておくだけて、様々な
分野の画像処理要求に対して対応できるようになるので
ある。
第1図は本発明の原理構成図、
第2図は本発明の画像データ処理装置のシステム構成図
、 第3図及び第4図は画像ウィンドウの説明図、第5図は
入出力インタフェース回路の実行する画像データの取り
込み処理の説明図、 第6図は入出力インタフェース回路の備える入力回路構
成の一実施例、 第7図は比較器の回路構成の一実施例、第8図は入出力
インタフェース回路の実行する画像データの出力処理の
説明図、 第9図は入出力インタフェース回路の備える出力回路構
成の一実施例である。 図中、1はビデオ機器、2はプロセッサモジュール、3
はビデオ機器、4は第1のビデオバス、5は第2のビデ
オバス、6はインタフェース手段、7は第1のメモリ、
8は画像処理実行手段、9は第2のメモリ、lOはアド
レス生成手段、11は取込信号生成手段、12は出力信
号生成手段、13は画像データ取込手段、14は画像デ
ータ出力手段である。
、 第3図及び第4図は画像ウィンドウの説明図、第5図は
入出力インタフェース回路の実行する画像データの取り
込み処理の説明図、 第6図は入出力インタフェース回路の備える入力回路構
成の一実施例、 第7図は比較器の回路構成の一実施例、第8図は入出力
インタフェース回路の実行する画像データの出力処理の
説明図、 第9図は入出力インタフェース回路の備える出力回路構
成の一実施例である。 図中、1はビデオ機器、2はプロセッサモジュール、3
はビデオ機器、4は第1のビデオバス、5は第2のビデ
オバス、6はインタフェース手段、7は第1のメモリ、
8は画像処理実行手段、9は第2のメモリ、lOはアド
レス生成手段、11は取込信号生成手段、12は出力信
号生成手段、13は画像データ取込手段、14は画像デ
ータ出力手段である。
Claims (5)
- (1)ビデオ機器の出力する画像データを並列的に取り
込んで画像処理を施すとともに、該画像処理により得ら
れた画像データを並列的に出力していくプロセッサモジ
ュール(2)の複数により構成される画像データ処理装
置であって、 各プロセッサモジュール(2)は、ビデオ機器から送ら
れてくる画像信号を入力として、該画像信号から画像デ
ータの画素位置情報を表示するパルス信号列を生成する
アドレス生成手段(10)と、該アドレス生成手段(1
0)の出力するパルス信号列と、任意に割り付けられる
画像ウィンドウの基準位置情報と、該画像ウィンドウの
サイズ情報とを入力として、該アドレス生成手段(10
)の出力するパルス信号列が該画像ウィンドウ内の画素
位置を表示するときに画像データの取り込み信号を発生
する取込信号生成手段(11)と、該アドレス生成手段
(10)の出力するパルス信号列と、該画像ウィンドウ
の基準位置情報と、該画像ウィンドウのサイズ情報とを
入力として、該アドレス生成手段(10)の出力するパ
ルス信号列が該画像ウィンドウ内の画素位置を表示する
ときに画像データの出力信号を発生する出力信号生成手
段(12)とを具備するインタフェース手段(6)を備
えるよう構成して、各プロセッサモジュール(2)は、
上記インタフェース手段(6)の発行する取り込み信号
に従って、送られてくる画像信号から割り付けられる画
像ウィンドウ内の画像データを取り込んでいくとともに
、上記インタフェース手段(6)の発行する出力信号に
従って、画像処理操作の施された該画像ウィンドウ内の
画像データを出力していくよう構成されてなることを、 特徴とする画像データ処理装置。 - (2)請求項(1)記載の画像データ処理装置において
、取込信号生成手段(11)に入力される画像ウィンド
ウ情報と、出力信号生成手段(12)に入力される画像
ウィンドウ情報とが異なるものに設定されるよう構成さ
れてなることを、 特徴とする画像データ処理装置。 - (3)請求項(1)又は(2)記載の画像データ処理装
置において、 取込信号生成手段(11)に入力される画像ウィンドウ
情報か、出力信号生成手段(12)に入力される画像ウ
ィンドウ情報のいずれか一方若しくは双方が、画像処理
操作の演算結果に応じて変更されていくよう構成されて
なることを、 特徴とする画像データ処理装置。 - (4)請求項(1)ないし(3)に記載のいずれかの画
像データ処理装置において、 各プロセッサモジュール(2)のインタフェース手段(
6)に割り付けられる画像ウィンドウが、画像データの
全領域を互いにオーバーラップすることのない形式、あ
るいはその一部がオーバーラップする形式に従って分割
していくことで得られるものでもって割り付けられるよ
う構成されてなることを、 特徴とする画像データ処理装置。 - (5)請求項(1)ないし(4)に記載のいずれかの画
像データ処理装置において、 各プロセッサモジュール(2)は、ソフトウェア手段に
より構成されて、汎用的な画像処理操作を実行する画像
処理実行手段(8)を備えるよう構成して、該画像処理
実行手段(8)に従って、インタフェース手段(6)に
より取り込まれた小領域の画像データをビデオレートで
もって画像処理していくよう構成されてなることを、 特徴とする画像データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23477490A JPH04114285A (ja) | 1990-09-05 | 1990-09-05 | 画像データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23477490A JPH04114285A (ja) | 1990-09-05 | 1990-09-05 | 画像データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04114285A true JPH04114285A (ja) | 1992-04-15 |
Family
ID=16976160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23477490A Pending JPH04114285A (ja) | 1990-09-05 | 1990-09-05 | 画像データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04114285A (ja) |
-
1990
- 1990-09-05 JP JP23477490A patent/JPH04114285A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0150910A2 (en) | Digital image frame processor | |
| JPS628072B2 (ja) | ||
| EP1080447B1 (en) | Image processing inspection apparatus | |
| JP3154741B2 (ja) | 画像処理装置及びその方式 | |
| JPS60156178A (ja) | 画像処理装置 | |
| Fujita et al. | A real-time vision system using an integrated memory array processor prototype | |
| JPS60129889A (ja) | 画像処理装置 | |
| JPH0566043B2 (ja) | ||
| KR100523848B1 (ko) | 실시간 윈도우 기반 영상 처리 장치 | |
| JPS60156177A (ja) | 画像処理装置 | |
| JPS62298834A (ja) | 高速デ−タ処理装置 | |
| KR0152292B1 (ko) | 화상처리시스템 | |
| JP2838815B2 (ja) | 画像データ処理装置 | |
| JPH04117078A (ja) | 画像データ処理装置 | |
| JP2918601B2 (ja) | 動画処理装置 | |
| JPH02188879A (ja) | 画像処理装置 | |
| JPH07129758A (ja) | 画像処理装置 | |
| JP2000259812A (ja) | 高速画像処理方法及び装置 | |
| JPH04114286A (ja) | 画像データ処理装置 | |
| Rahman et al. | A modular based parallel image processing system | |
| JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
| JPS61157979A (ja) | 高速濃淡画像状況把握方式 | |
| JPS6113379A (ja) | 画像処理装置 | |
| JPH04291681A (ja) | 超高速画像処理システムのフィルタリング処理方式 | |
| JPH0740311B2 (ja) | 画像処理装置 |