JPH04114452A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH04114452A JPH04114452A JP2235212A JP23521290A JPH04114452A JP H04114452 A JPH04114452 A JP H04114452A JP 2235212 A JP2235212 A JP 2235212A JP 23521290 A JP23521290 A JP 23521290A JP H04114452 A JPH04114452 A JP H04114452A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- metal
- film
- ceramic thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、動作に大電流を要し、また、発熱量も多い半
導体素子を搭載する配線基板に関するものである。
導体素子を搭載する配線基板に関するものである。
首記の用途に利用される従来の配線基板としては、第３
図に示すように、焼結セラミック基材１上に金属ペース
トを印刷焼成して配線２を形成した厚膜配線基板や、第
４図に示すように、金属基材５上に樹脂絶縁層６を塗布
形成後、接着剤７を使って銅箔をつけ、その後エツチン
グにより配線２を形成した金属ベース基板がある。なお
、第３図、第４図の３は半導体素子、４はポンディング
ワイヤである。
図に示すように、焼結セラミック基材１上に金属ペース
トを印刷焼成して配線２を形成した厚膜配線基板や、第
４図に示すように、金属基材５上に樹脂絶縁層６を塗布
形成後、接着剤７を使って銅箔をつけ、その後エツチン
グにより配線２を形成した金属ベース基板がある。なお
、第３図、第４図の３は半導体素子、４はポンディング
ワイヤである。
従来のこの種の配線基板は、配線のシート抵抗が高い、
半導体素子及び配線からの熱放散性が悪いという欠点が
あった。
半導体素子及び配線からの熱放散性が悪いという欠点が
あった。
厚膜配線基板は、配線にＡｇ−ＰｄもしくはＡＵペース
トを印刷焼成したものを用いるため、シート抵抗は２−
３０ｍΩ／口と非常に大きい、また、基材は通常アルミ
ナ焼結体を用いるが、アルミナ焼結体は熱伝導率が小さ
く （７Ｘ１０”’ ｋｃａｌ／■・Ｓ・℃）熱放散性
が悪い。
トを印刷焼成したものを用いるため、シート抵抗は２−
３０ｍΩ／口と非常に大きい、また、基材は通常アルミ
ナ焼結体を用いるが、アルミナ焼結体は熱伝導率が小さ
く （７Ｘ１０”’ ｋｃａｌ／■・Ｓ・℃）熱放散性
が悪い。
金属ベース基板は、配線に銅箔を用いているが、その厚
みは通常３５μ程度であり、シート抵抗は０．５ｍΩ／
口と大きい。また、金属基材は熱伝導率が大きいものの
、樹脂絶縁層は熱伝導率が小さく （フィラー人樹脂０
．４Ｘ Ｉ ０−６ｋｃａｌ ／ｇｏ −ｓ−’ｃ、フ
ィラー無樹脂０．０４ Ｘ １０−’ ｋｃａｌ ７ｍ
ｍ・Ｓ・’Ｃ）基板全体の熱放散性は悪くなっている。
みは通常３５μ程度であり、シート抵抗は０．５ｍΩ／
口と大きい。また、金属基材は熱伝導率が大きいものの
、樹脂絶縁層は熱伝導率が小さく （フィラー人樹脂０
．４Ｘ Ｉ ０−６ｋｃａｌ ／ｇｏ −ｓ−’ｃ、フ
ィラー無樹脂０．０４ Ｘ １０−’ ｋｃａｌ ７ｍ
ｍ・Ｓ・’Ｃ）基板全体の熱放散性は悪くなっている。
このような課題が残されていると電子製品の動作性能や
耐久性に問題が生しる。
耐久性に問題が生しる。
このため、現在は、動作に大電流を要するパワーＭＯＳ
ＦＥＴ等の配線基板としては、シート抵抗０．２ｍΩ／
口以下、基板の熱伝導率４０Ｘ１０−’ ｋｃａｌ ／
閣・Ｓ・℃以上のものが要求されている。
ＦＥＴ等の配線基板としては、シート抵抗０．２ｍΩ／
口以下、基板の熱伝導率４０Ｘ１０−’ ｋｃａｌ ／
閣・Ｓ・℃以上のものが要求されている。
本発明は、かかる要求に応えた基板を提供しようとする
ものである。
ものである。
本発明の配線基板は、上記の８８を解決するため、金属
基材の素子搭載側の表面にセラミック薄膜をコーティン
グし、半導体素子搭載部の周辺部には樹脂フィルムに保
持された低シート抵抗の配線金属を、金属側を接着剤で
セラミック薄膜上に接着して設け、さらに上記配線金属
の一部を樹脂フィルムの側縁から結線の可能な幅をもっ
て側方に突出させる構成を採用する。
基材の素子搭載側の表面にセラミック薄膜をコーティン
グし、半導体素子搭載部の周辺部には樹脂フィルムに保
持された低シート抵抗の配線金属を、金属側を接着剤で
セラミック薄膜上に接着して設け、さらに上記配線金属
の一部を樹脂フィルムの側縁から結線の可能な幅をもっ
て側方に突出させる構成を採用する。
この基板は、セラミック薄膜上に半導体素子を直接搭載
するか又は、半導体素子搭載部のセラミック薄膜上に金
属薄膜を設けてその上に素子を搭載する。
するか又は、半導体素子搭載部のセラミック薄膜上に金
属薄膜を設けてその上に素子を搭載する。
〔作用］
かかる基板は、配線金属のシート抵抗が小さいため大電
流が流せる。また半導体素子及び配線は熱伝導率の大き
い金属基材上にセラミック薄膜を介して搭載されるが、
セラミックｍ１ｌｌは非常に薄くかつ熱伝導率も樹脂に
比べ比較的高い（Ａ１．０薄膜７ＸＸ１０−” ｋｃａ
ｌ ７ｍ−ｓ ・’Ｃ）ため、良好な熱放散性を保つ。
流が流せる。また半導体素子及び配線は熱伝導率の大き
い金属基材上にセラミック薄膜を介して搭載されるが、
セラミックｍ１ｌｌは非常に薄くかつ熱伝導率も樹脂に
比べ比較的高い（Ａ１．０薄膜７ＸＸ１０−” ｋｃａ
ｌ ７ｍ−ｓ ・’Ｃ）ため、良好な熱放散性を保つ。
また、セラミック薄膜上に金属薄膜を形成したものはそ
の金属薄膜と樹脂フィルムに保持された配線との間をワ
イヤーボンディング等で接続することによって、半導体
裏面の電位を変え、複数の半導体素子を搭載することが
可能になる。
の金属薄膜と樹脂フィルムに保持された配線との間をワ
イヤーボンディング等で接続することによって、半導体
裏面の電位を変え、複数の半導体素子を搭載することが
可能になる。
（実施例〕
第１図は本発明の一興体例である。熱伝導率４０ＸＩ
Ｏ−’ ｋｃａｌ ７ｍ−ｓ ・”Ｃ以上の金属基材５
上に、セラミック薄膜９を全面にコーティングし、半導
体素子搭載部のセラミック薄膜上にＡｕ、ＡＩ、Ｃｕ等
の金属Ｆｉ膜１０を形成しである。また、シート抵抗が
０．２ｍΩ／口以下となる厚みを持った安価で比抵抗の
小さい材料、例えばＡＩ、Ｃｕを樹脂フィルム８で保持
した後エツチングによって配＆ｌ１２を形成したものを
コーテイング面側に配線金属を位置させて接着剤７によ
り接合しである。
Ｏ−’ ｋｃａｌ ７ｍ−ｓ ・”Ｃ以上の金属基材５
上に、セラミック薄膜９を全面にコーティングし、半導
体素子搭載部のセラミック薄膜上にＡｕ、ＡＩ、Ｃｕ等
の金属Ｆｉ膜１０を形成しである。また、シート抵抗が
０．２ｍΩ／口以下となる厚みを持った安価で比抵抗の
小さい材料、例えばＡＩ、Ｃｕを樹脂フィルム８で保持
した後エツチングによって配＆ｌ１２を形成したものを
コーテイング面側に配線金属を位置させて接着剤７によ
り接合しである。
半導体素子搭載部分には予め配線、樹脂フィルムを配置
せず、フィル７．８の周縁部には配線２が露出する構造
にしておく。そしてセラミック蒲Ｗｌ！Ｂ上に形成した
金属薄Ｗ！１１０と樹脂フィルムに保持された配線２と
の間をボンディングワイヤ４等で接続し、配線基板を形
成する。
せず、フィル７．８の周縁部には配線２が露出する構造
にしておく。そしてセラミック蒲Ｗｌ！Ｂ上に形成した
金属薄Ｗ！１１０と樹脂フィルムに保持された配線２と
の間をボンディングワイヤ４等で接続し、配線基板を形
成する。
第２図は本発明の他の具体例であり、半導体素子裏面に
！極が必要でない場合である。この場合はセラミック薄
膜上に金属薄膜を形成しなければよい。この場合、半導
体素子３はセラミンク薄膜Ｓ上に搭載する。
！極が必要でない場合である。この場合はセラミック薄
膜上に金属薄膜を形成しなければよい。この場合、半導
体素子３はセラミンク薄膜Ｓ上に搭載する。
以下に、より詳細な実施例を挙げる。
（実 験］）
第１図の構造の配線基板を以下の構成で作成した。
金属基材５−Ｃｕ（ｔ２ｍ）、
接着剤７−ポリイミド系接着剤、
樹脂フィルム８−ポリイミドフィルム（ｔ７５４）配ｖ
Ａ２−Ｃｕ （”１．００ｎ）、 セラミック薄膜５−Ａ１ｚｏｓ＊膜（ＪＯｍ）、金属薄
膜１Ｑ−ＡＩ （ｔ５趨）、 結果・・・・・・配線Ｃｕのシート抵抗を測定したとこ
ろ０．１８ｍΩ／口前後の値が得られた。また５０Ｑｐ
ｍ幅の配線を形成し、ＩＯＡの電流を流すことが可能に
なった。
Ａ２−Ｃｕ （”１．００ｎ）、 セラミック薄膜５−Ａ１ｚｏｓ＊膜（ＪＯｍ）、金属薄
膜１Ｑ−ＡＩ （ｔ５趨）、 結果・・・・・・配線Ｃｕのシート抵抗を測定したとこ
ろ０．１８ｍΩ／口前後の値が得られた。また５０Ｑｐ
ｍ幅の配線を形成し、ＩＯＡの電流を流すことが可能に
なった。
（実 験２）
第１図の構造の配線基板を以下の構成で作成した。
金属基材５−Ｃｕ（Ｌ２ｍ）、
接着剤？−エポキシ系接着剤、
樹脂フィルム８−ポリイミドフィルム（’７５７１１１
）配’１Ａ２−Ｃｕ （Ｊ ＯＯｍ）、 セラミック薄膜９ ＡｌｚＯ：＋Ｆｌ膜（ＪＯｕ）、
金属薄膜ＩＱ−Ｃｕ （’５ｍ）、 結果・・・・・・実験（１）と同じ特性が得られた。
）配’１Ａ２−Ｃｕ （Ｊ ＯＯｍ）、 セラミック薄膜９ ＡｌｚＯ：＋Ｆｌ膜（ＪＯｕ）、
金属薄膜ＩＱ−Ｃｕ （’５ｍ）、 結果・・・・・・実験（１）と同じ特性が得られた。
（実 験３）
基板の熱放散性について、基板の熱抵抗をシュミレーシ
ョンによって調査した。基板をを第５図のようにモデル
化し、基材の部分がＡ１□Ｏ１（厚膜配線基板の場合に
対応）、フィラー大エポキシ樹脂絶縁層＋Ａ１．（金属
ベース基板に対応）、ＡＩ！０３薄膜＋ＡＩ（本発明に
対応）のそれぞれの場合について計算を行った。結果を
下表に示す。
ョンによって調査した。基板をを第５図のようにモデル
化し、基材の部分がＡ１□Ｏ１（厚膜配線基板の場合に
対応）、フィラー大エポキシ樹脂絶縁層＋Ａ１．（金属
ベース基板に対応）、ＡＩ！０３薄膜＋ＡＩ（本発明に
対応）のそれぞれの場合について計算を行った。結果を
下表に示す。
これから判るように本発明の構造は熱放散性に非常に優
れたものとなっている。
れたものとなっている。
〔効果］
以上説明したように、本発明の基板はシート抵抗が低く
熱放散性に優れているため、動作に大電流を要しかつ発
熱量の多い半導体素子を搭載する配線基板として利用す
ると効果的である。
熱放散性に優れているため、動作に大電流を要しかつ発
熱量の多い半導体素子を搭載する配線基板として利用す
ると効果的である。
第１図及び第２図は、本発明の配線基板の一実施例を示
す断面図、第３図は厚膜配線基板の断面図、第４図は金
属ベース基板の断面図、第５図（ａ）、Ｃｂ）は熱抵抗
の調査に用いたモデル基板の斜視図と側面図である。 ２・・・・・・配線、 ３・・・・・・半導体素
子、４・・・・・・ボンディングワイヤ、 ５・・・・・・金属基材、 ７・・・・・・接着剤、
８・・・・・・樹脂フィルム、９・・・・・・セラミッ
ク薄膜、１０・・・・・・金ＩＥｆｌ膜。 第４図 （ａ） 第５図 （ｂ） 理想放熱
す断面図、第３図は厚膜配線基板の断面図、第４図は金
属ベース基板の断面図、第５図（ａ）、Ｃｂ）は熱抵抗
の調査に用いたモデル基板の斜視図と側面図である。 ２・・・・・・配線、 ３・・・・・・半導体素
子、４・・・・・・ボンディングワイヤ、 ５・・・・・・金属基材、 ７・・・・・・接着剤、
８・・・・・・樹脂フィルム、９・・・・・・セラミッ
ク薄膜、１０・・・・・・金ＩＥｆｌ膜。 第４図 （ａ） 第５図 （ｂ） 理想放熱
Claims (2)
- （１）金属基材の素子搭載側の表面にセラミック薄膜を
コーティングし、半導体素子搭載部の周辺部には樹脂フ
ィルムに保持された低シート抵抗の配線金属を、金属側
を接着剤でセラミック薄膜上に接着して設け、さらに上
記配線金属の一部を樹脂フィルムの側縁から結線の可能
な幅をもって側方に突出させてある配線基板。 - （２）請求項（１）記載の基板の半導体素子搭載部にお
けるセラミック薄膜上に、金属薄膜を設けてある配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235212A JPH04114452A (ja) | 1990-09-04 | 1990-09-04 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235212A JPH04114452A (ja) | 1990-09-04 | 1990-09-04 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04114452A true JPH04114452A (ja) | 1992-04-15 |
Family
ID=16982744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2235212A Pending JPH04114452A (ja) | 1990-09-04 | 1990-09-04 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04114452A (ja) |
-
1990
- 1990-09-04 JP JP2235212A patent/JPH04114452A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6333320B2 (ja) | ||
| JPH04233257A (ja) | 大規模集積電子部品 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| GB2194477A (en) | Solder joint | |
| JP2002171087A (ja) | 電子機器 | |
| US5739743A (en) | Asymmetric resistor terminal | |
| EP0015053A1 (en) | A method of manufacturing a semi-conductor power device assembly and an assembly thereby produced | |
| JPH0777288B2 (ja) | プリント回路基板 | |
| JPH04273150A (ja) | 半導体装置 | |
| JPH04114452A (ja) | 配線基板 | |
| JP2001223452A (ja) | 回路基板 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JPH04114451A (ja) | 配線基板 | |
| JPS5853854A (ja) | 高密度ｌｓｉパツケ−ジ | |
| JP2523657Y2 (ja) | 電子回路組立体 | |
| JPH0366101A (ja) | 電気回路部品 | |
| JPH01137690A (ja) | 電気回路基板 | |
| JPS59224149A (ja) | 発熱電子素子の取付構造 | |
| JPH0249731Y2 (ja) | ||
| JPH04114453A (ja) | 配線基板 | |
| JPH04171848A (ja) | 半導体装置 | |
| JPH0231763Y2 (ja) | ||
| JPS59124789A (ja) | 混成集積回路装置 | |
| JPH0239401A (ja) | チップ抵抗器 | |
| JPH04114454A (ja) | 配線基板 |