JPH0411518B2 - - Google Patents
Info
- Publication number
- JPH0411518B2 JPH0411518B2 JP62025301A JP2530187A JPH0411518B2 JP H0411518 B2 JPH0411518 B2 JP H0411518B2 JP 62025301 A JP62025301 A JP 62025301A JP 2530187 A JP2530187 A JP 2530187A JP H0411518 B2 JPH0411518 B2 JP H0411518B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- gallium arsenide
- resistivity
- gaas
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
(イ) 利用分野
この発明は電気的特性が制御されたガリウム砒
素結晶の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Application This invention relates to a method for producing gallium arsenide crystals with controlled electrical properties.
(ロ) 従来技術
従来、ガリウム砒素(GaAs)結晶において均
一な電気的特性、例えば高抵抗のGaAs結晶を得
る方法としては、以下の製造方法がある。(b) Prior Art Conventionally, the following manufacturing methods have been used to obtain GaAs crystals with uniform electrical characteristics, such as high resistance, in gallium arsenide (GaAs) crystals.
() Ga、AsにGr、Fe等の電気的に活性な深い
準位を形成する不純物をドープし、半絶縁性の
GaAs結晶を製造する方法。() Ga and As are doped with impurities that form electrically active deep levels such as Gr and Fe to create semi-insulating
A method of manufacturing GaAs crystals.
() 結晶成長時におえるGaとAsのモル比
(As/Ga)又は組成比を制御し、半絶縁性の
GaAs結晶を得る方法。() By controlling the molar ratio (As/Ga) or composition ratio of Ga and As during crystal growth, semi-insulating
How to obtain GaAs crystals.
() 結晶成長後に熱処理を行うことにより電気
的特性を均一化する方法。() A method of making electrical characteristics uniform by performing heat treatment after crystal growth.
上述の()()の製造方法は、結晶の成長
工程のみに着目し、その成長条件を変えることに
より最終的な電気的特性を得るものであり、()
の製造方法は得られた結晶を熱処理により電気的
特性を得るものである。 The manufacturing method of () and () above focuses only on the crystal growth process and obtains the final electrical characteristics by changing the growth conditions.
The manufacturing method involves heat-treating the obtained crystal to obtain electrical properties.
(ハ) この発明が解決しようとする問題点
前述の()の製造方法は、不純物の濃度の制
御方法に難点があり、この結果、得られたGaAs
結晶ごとに抵抗が異なる不都合、また結晶成長過
程の初期と後期において固化した部分の濃度に差
ができ、結晶の再現性及び特性の均一性に問題が
生じる。このため、得られたGaAs結晶を基板と
して使用したデバイス及びそのデバイス製造工程
に悪影響を与える欠点があつた。(c) Problems to be solved by this invention The manufacturing method described in () above has a difficulty in controlling the impurity concentration, and as a result, the obtained GaAs
The disadvantage is that each crystal has a different resistance, and there is also a difference in the concentration of the solidified portion at the early and late stages of the crystal growth process, which causes problems in crystal reproducibility and uniformity of properties. For this reason, there was a drawback that adversely affected devices using the obtained GaAs crystal as a substrate and the device manufacturing process.
前述の()の方法の場合、得られた結晶間及
びウエハの面内において比抵抗が大きく異なり、
さらに結晶内においても固化の初期と後期の部分
との間で比抵抗に差が生じる。即ち、同一結晶に
おいて場所により比抵抗が一桁以上異なる。この
ため結晶の信頼性が低く、歩留りが低い欠点があ
つた。 In the case of the method () mentioned above, the resistivity differs greatly between the obtained crystals and within the plane of the wafer,
Furthermore, within the crystal, there is a difference in specific resistance between the early and late stages of solidification. That is, in the same crystal, the specific resistance differs by one order of magnitude or more depending on the location. For this reason, the reliability of the crystal was low and the yield was low.
前述の()の方法は、()()の特性改良
を目的として行なわれており、()()の欠
点、即ち比抵抗の不均一性が影響し、均一な比抵
抗を得ることは困難であつた。 The above-mentioned method () is carried out for the purpose of improving the characteristics of () (), and it is difficult to obtain uniform resistivity due to the disadvantage of () (), that is, the non-uniformity of resistivity. It was hot.
さらに前述の()〜()の方法は半絶縁
性、即ち107Ωcm以上の比抵抗を有するGaAs結晶
を得る方法として用いられ、広範囲な比抵抗の制
御に使用することはできなかつた。 Furthermore, the above-mentioned methods () to () are used as a method for obtaining a GaAs crystal that is semi-insulating, that is, has a resistivity of 10 7 Ωcm or more, and cannot be used to control the resistivity over a wide range.
なお、()〜()の方法においてGaAs結
晶を成長させる場合、一般に、GaとAsのモル比
をできるだけ1対1に近ずけるか、1パーセント
以下のAs過剰にしいる。これはGaの量を過多に
すると電気的特性の再現性のない、例えば比抵抗
が結晶間及び結晶内で大きく変化するP-型の結
晶が得られるからである。また、Asの量を過多
にしても電気的特性の再現性のないN-型の結晶
が得られるからである。 Note that when growing GaAs crystals using the methods () to (), the molar ratio of Ga and As is generally kept as close to 1:1 as possible, or the excess of As is 1% or less. This is because if the amount of Ga is too large, a P - type crystal with non-reproducible electrical properties, for example, whose resistivity varies greatly between and within crystals, is obtained. Furthermore, even if the amount of As is excessive, an N - type crystal whose electrical characteristics are not reproducible will be obtained.
この発明は、比抵抗に代表される電気的特性の
均一性が得られ、かつ広範囲のオーダにわたつて
比抵抗の制御ができる、ガリウム砒素結晶の製造
方法を提供することである。 The object of the present invention is to provide a method for manufacturing a gallium arsenide crystal that can obtain uniformity in electrical properties represented by resistivity and can control resistivity over a wide range of orders.
(ニ) 問題点を解決するための手段
この発明は、砒素とガリウムのモル比多As/
Gaを1.02から1.5としてガリウム砒素結晶を成長
させる結晶成長工程と、得られたガリウム砒素結
晶を450℃から650℃の温度範囲において砒素を含
む雰囲気又は不活性ガス中又は真空中にて熱処理
を行い該ガリウム砒素結晶の比抵抗を減少する、
減少制御工程とを含んでいる。(d) Means for solving the problem The present invention provides a means for solving the problems by reducing the molar ratio of arsenic and gallium to As/
A crystal growth step in which a gallium arsenide crystal is grown with a Ga concentration of 1.02 to 1.5, and the obtained gallium arsenide crystal is heat-treated in an arsenic-containing atmosphere, an inert gas, or a vacuum in a temperature range of 450°C to 650°C. reducing the resistivity of the gallium arsenide crystal;
and a reduction control step.
また、この発明はガリウム砒素結晶を700℃〜
1100℃の温度範囲において砒素を含む雰囲気又は
不活性ガス中又は真空中にて熱処理を行い該ガリ
ウム砒素結晶の比抵抗を増加する増加制御工程
が、前記結晶成長工程または前記減少制御工程の
後に追加される。 In addition, this invention allows gallium arsenide crystals to be heated to 700°C
An increase control step of increasing the resistivity of the gallium arsenide crystal by heat treatment in an arsenic-containing atmosphere, inert gas, or vacuum in a temperature range of 1100° C. is added after the crystal growth step or the decrease control step. be done.
(ホ) 作 用
この発明は、Asの量をGaの量より意図的に過
多にし、得られたN-型のGaAs結晶の電気的特性
が熱的に不安定な状態として該GaAs結晶の比抵
抗を以後の熱処理により制御可能とする。この製
造工程により得られたGaAs結晶は熱処理の温度
範囲により異なる均一の比抵抗値を有する。(e) Effect This invention intentionally makes the amount of As more than the amount of Ga, and the electrical characteristics of the obtained N - type GaAs crystal are in a thermally unstable state. The resistance can be controlled by subsequent heat treatment. The GaAs crystal obtained through this manufacturing process has a uniform resistivity value that varies depending on the temperature range of the heat treatment.
(ヘ) 実施例 まず、この発明の工程の概略を説明する。(f) Examples First, the outline of the process of this invention will be explained.
() AsとGaのモル比As/Gaを1.02(50.5%の
As対49.5%のGa)から1.5(60.0%のAs対40%
のGa)の範囲としてガリウム砒素結晶を成長
させる結晶成長工程。() The molar ratio of As and Ga is 1.02 (50.5%)
As vs. 49.5% Ga) to 1.5 (60.0% As vs. 40%
A crystal growth process that grows gallium arsenide crystals as a range of Ga).
この工程は、結晶成長後の常温におる比抵抗
が0.1〜5×107Ωcmの範囲にあるN-型のGaAs
結晶を得るもので、以後の熱処理の制御工程に
より電気的特性を得るものである。この工程は
制御工程により比抵抗を制御することを前提と
する。モル比As/Gaを1.02以上とすることは
以後の制御工程により比工程の制御を容易に
し、結晶間及び結晶内部での電気特性が均一化
し易いからである。また、半絶縁性基板として
使用する場合に従来品に比べて抵抗率を低く押
えることができるためでもある。ところで、モ
ル比As/Gaが1.5以上、さらに厳密には1.22以
上になるとAsが析出し、結晶成長上不都合が
生じる問題がある。工程()は電気的に活性
な固有欠陥による又は不純物による準位の濃度
を制御する従来の技術と性質が異なることに注
意を要する。 This process is performed using N - type GaAs with a specific resistance in the range of 0.1 to 5 x 10 7 Ωcm at room temperature after crystal growth.
It is used to obtain crystals, and its electrical properties are obtained by controlling the subsequent heat treatment process. This process is based on the premise that the resistivity is controlled by a control process. The reason for setting the molar ratio As/Ga to 1.02 or more is that the ratio process can be easily controlled in the subsequent control process, and the electrical characteristics between the crystals and within the crystal can be easily made uniform. Another reason is that when used as a semi-insulating substrate, the resistivity can be kept lower than that of conventional products. By the way, if the molar ratio As/Ga is 1.5 or more, more precisely 1.22 or more, As will precipitate, causing problems in terms of crystal growth. It should be noted that the process () is different in nature from conventional techniques for controlling the concentration of levels due to electrically active intrinsic defects or impurities.
() 工程()で得られたGaAs結晶をAs雰囲
気又は不活性ガス中又は真空中で700℃から
1100℃の温度範囲において熱処理を行い、
GaAs結晶の比抵抗を増加させる制御工程。() The GaAs crystal obtained in step () is heated at 700℃ in an As atmosphere, inert gas, or vacuum.
Heat treated in a temperature range of 1100℃,
A control process that increases the resistivity of GaAs crystals.
この工程()は(a)比抵抗が小さい場合はこ
れを増加し、(b)結晶内での電気的特性を均一化
し、又必要に応じて、(c)電気的特性を熱的に安
定にするものである。電気的特性を熱的に安定
にするには、(a)の比抵抗増加に必要な熱処理時
間よりも長時間の処理を必要とする。この処理
時間は工程()のAsとGaのモル比、熱処理
の温度等により異なるが、一般に100時間以内
の熱処理で特性は安定する。また、上記(b)、(c)
の特性を得るためには700℃以上の熱処理温度
が必要である。しかし、1100℃以上の温度は工
程を複雑化するが、その必要性はみあたらな
い。なお、As雰囲気又は不活性ガスは真空中
において、熱処理を行うことは、GaAsの分離
及び劣化を防止するために必要である。 This step (a) increases the resistivity if it is small, (b) equalizes the electrical properties within the crystal, and (c) thermally stabilizes the electrical properties, if necessary. It is something to do. In order to thermally stabilize the electrical properties, a longer heat treatment time is required than the heat treatment time required to increase the resistivity in (a). This treatment time varies depending on the molar ratio of As and Ga in step (2), the heat treatment temperature, etc., but in general, the characteristics are stable within 100 hours of heat treatment. In addition, (b) and (c) above
In order to obtain these characteristics, a heat treatment temperature of 700°C or higher is required. However, temperatures of 1100°C or higher complicate the process, but we do not see a need for this. Note that it is necessary to perform the heat treatment in an As atmosphere or an inert gas vacuum in order to prevent separation and deterioration of GaAs.
() 工程()で得られたGaAs結晶をAs雰囲
気又は不活性ガス中又は真空中で450℃から650
℃の温度範囲において熱処理を行い、GaAs結
晶の比抵抗を減少させる制御工程。() The GaAs crystal obtained in step () is heated from 450℃ to 650℃ in an As atmosphere, inert gas, or vacuum.
A controlled process that reduces the resistivity of GaAs crystal by performing heat treatment in the temperature range of ℃.
この工程()はGaAs結晶の比抵抗を減少
させる工程で、工程()と反対方向に特性操
作をするものである。650℃以上の温度では工
程()でみられる現象が生じ、一方、450℃
以下になると長時間の熱処理が必要となり、比
抵抗減少制御には実用的でない。また、熱処理
効果は約300時間で飽和するため、それ以上の
処理時間は必要としない。 This step () is a step to reduce the resistivity of the GaAs crystal, and the characteristics are manipulated in the opposite direction to step (). At temperatures above 650℃, the phenomenon seen in process () occurs; on the other hand, at 450℃
Below this, a long time heat treatment is required, which is not practical for specific resistance reduction control. Further, since the heat treatment effect is saturated in about 300 hours, no further treatment time is required.
また、本発明には以下の態様がある。 Further, the present invention has the following aspects.
前記工程()の後に工程()を行う方法。
比抵抗の増加の制御に意義がある。 A method of performing step () after the step ().
It is significant to control the increase in resistivity.
前記工程()の後に工程()を行う方法。
比抵抗の減少の制御に意義がある。 A method of performing step () after the step ().
There is significance in controlling the decrease in resistivity.
前記工程()の後に、工程()を行い、さ
らに工程()を行う方法。比抵抗を増加した後
に適宜に減少させる制御に意義がある。但し、工
程()において長時間の熱処理を行なつて電気
的特性が安定した後は効果がない。 A method of performing step () after the step (), and then performing step (). It is meaningful to control the specific resistance by increasing it and then decreasing it appropriately. However, after long-term heat treatment is performed in step () and the electrical characteristics are stabilized, there is no effect.
前記工程()後に工程()を行い、さらに
工程()を行う方法。比抵抗を減少させた後
に、適宜に増加させる制御に意義がある。 A method of performing step () after the step (), and then performing step (). It is meaningful to control the resistivity to increase it appropriately after decreasing it.
具体例 1
直径55mm±2mm、長さ10cmのGaAs単結晶を高
圧LEC(液体封止チヨクラルスキー)法により、
純度99.9999%のAs及びGaを原材料としてPBN
ルツボ(熱分解窒化ボロン製ルツボ)を用いて成
長させた。この際、AsとGaの量はモル比As/
Gaで1.2とし、不純物のドープは行なわれなかつ
た。上記成長の結果、得られたインゴシトをスラ
イスして0.55mm厚のウエハを得た。インゴツトの
シード(種子結晶)側及びテール側より切り出し
た上記ウエハについて比抵抗の分布を測定した。
測定は、3×3mm2角の試料を用い、オリエンテー
シヨンフラツトネスに垂直な方向について行なつ
た。Specific example 1 A GaAs single crystal with a diameter of 55 mm ± 2 mm and a length of 10 cm was made using the high-pressure LEC (liquid encapsulation Czyochralski) method.
PBN using 99.9999% purity As and Ga as raw materials
It was grown using a crucible (a crucible made of pyrolytic boron nitride). At this time, the amounts of As and Ga are determined by the molar ratio As/
Ga was set at 1.2, and no impurity doping was performed. The ingots obtained as a result of the above growth were sliced to obtain 0.55 mm thick wafers. The resistivity distribution of the wafers cut out from the seed (seed crystal) side and tail side of the ingot was measured.
The measurements were carried out in the direction perpendicular to the orientation flatness using a 3 x 3 mm square sample.
第2図は測定に使用されたウエハ1のオリエン
テーシヨンフラツトネスOFに垂直な面を示して
いる。第2図においては左半面はアズ グロウン
(as grown)の状態、即ちGaAs単結晶を成長さ
せたままの熱処理前のウエハでの測定を示し、同
図中符号1〜8はその測定位置を示している。一
方、第2図において右半面のウエハは切断して
N2雰囲気中で800℃、1時間の熱処理をしたもの
である。測定位置はアズグロウンの状態の測定位
置と対応させて符号1′〜8′として示している。 FIG. 2 shows a plane perpendicular to the orientation flatness OF of the wafer 1 used in the measurement. In Fig. 2, the left half shows measurements on a wafer in an as-grown state, that is, a GaAs single crystal has been grown before heat treatment, and the numbers 1 to 8 in the figure indicate the measurement positions. ing. On the other hand, in Figure 2, the wafer on the right half has been cut.
It was heat treated at 800°C for 1 hour in an N 2 atmosphere. The measurement positions are shown as 1' to 8' in correspondence with the measurement positions in the as-grown state.
第1図は上記測定結果を示す図である。第1図
において、アズグロウン状態のGaAs単結晶の比
抵抗Paが位置によつて変動しているのに対し、
熱処理後の比抵抗Pbは増加すると共に位置にか
かわらず均一化している。 FIG. 1 is a diagram showing the above measurement results. In Fig. 1, the resistivity Pa of the GaAs single crystal in the as-grown state varies depending on the position;
The specific resistance Pb after heat treatment increases and becomes uniform regardless of the position.
具体例 2
第3図は本発明の方法によつて成長したGaAs
単結晶を熱処理によつて比抵抗を制御した例を示
している。第3図に示す、アズグロウン状態で
106Ωcm台にある比抵抗Poを500℃で20時間、熱処
理を行い(工程())、比抵抗を104Ωcm台へ減
少させた。さらに500℃で20時間熱処理を行うと、
比抵抗は減少するもののその割合は小さいことが
示されている。Specific Example 2 Figure 3 shows GaAs grown by the method of the present invention.
This shows an example in which the resistivity of a single crystal is controlled by heat treatment. In the as-grown state shown in Figure 3
The resistivity Po, which was on the order of 10 6 Ωcm, was heat treated at 500°C for 20 hours (step ()) to reduce the resistivity to the order of 10 4 Ωcm. After further heat treatment at 500℃ for 20 hours,
It has been shown that although the specific resistance decreases, the rate is small.
一方、上記比抵抗Poのアズグロウン状態の
GaAs単結晶を785℃で1時間の熱処理を行うと
(工程())、比工程は107Ωcm台へと増加した。
この後、500℃で20時間の熱処理を行う(工程
())と、比抵抗は低下するものの、アズグロウ
ン状態から直接、工程()を行なつた場合より
も比抵抗の低下が小さい。これは、785℃におけ
る熱処理は比抵抗を一定値まで増加させる働きを
もち、かつ以後の熱処理に対して比抵抗をより安
定な状態への保持する働きがある。アズグロウン
状態から785℃の熱処理を時間を変えて行い、そ
の後夫々に500℃、20時間の熱処理をすると、第
3図の破線で示すようになり、比抵抗を制御する
ことができる。なお、アズグロウン状態のGaAs
単結晶を785℃で長時間、この例では約15時間熱
処理すると比抵抗は約3×107Ωcmで熱的に安定
した。 On the other hand, in the as-grown state of the above resistivity Po,
When the GaAs single crystal was heat-treated at 785°C for 1 hour (step ()), the specific process increased to the order of 10 7 Ωcm.
After this, when heat treatment is performed at 500° C. for 20 hours (step ()), the resistivity decreases, but the decrease in resistivity is smaller than when step () is performed directly from the as-grown state. This is because heat treatment at 785°C has the effect of increasing the specific resistance to a certain value, and also has the effect of maintaining the specific resistance in a more stable state against subsequent heat treatments. If heat treatment is performed at 785°C for different times from the as-grown state, and then heat treatment is performed at 500°C for 20 hours, the resistivity will be controlled as shown by the broken line in Figure 3. In addition, as-grown GaAs
When the single crystal was heat-treated at 785° C. for a long time, in this example for about 15 hours, the specific resistance became thermally stable at about 3×10 7 Ωcm.
具体例 3
前記具体例1と同一条件で成長したGaAs単結
晶をインゴツトの状態で真空置換後、Asと共に
密封し、950℃で15時間の熱処理を行なつた(工
程())。この後、インゴツトからスライスした
各ウエハの比抵抗を測定した結果、第4図に示す
ように各ウエハ(ウエハナンバとして示す)の比
抵抗は3(±1)×107Ωcmになり、結晶全体が均
一性を有するGaAs単結晶が得られた。Specific Example 3 A GaAs single crystal grown under the same conditions as in Specific Example 1 was vacuum-substituted in an ingot state, sealed together with As, and heat-treated at 950° C. for 15 hours (step ()). After that, as a result of measuring the resistivity of each wafer sliced from the ingot, the resistivity of each wafer (shown as wafer number) was 3 (±1) × 10 7 Ωcm, as shown in Figure 4, and the entire crystal was A GaAs single crystal with uniformity was obtained.
さらに、上記ウエハを850℃で0.5時間熱処理を
行なつた。この結果、第5図に示すように各ウエ
ハの比抵抗は第4図の場合とほとんど変化がな
く、熱的に安定していることを示している。 Further, the wafer was heat treated at 850° C. for 0.5 hours. As a result, as shown in FIG. 5, the resistivity of each wafer is almost unchanged from that in FIG. 4, indicating that it is thermally stable.
第6図Aは本発明に従つて前記工程()工程
()によつて製造されたGaAs単結晶のウエハ
をABエツチング(M.S.Abrahams et al
Jounral of Applied Physics、Vol.35、p.2855参
照、AgNO3、CrO3、HF、H2Oの成分からなる
エツチング用液を利用するエツチング方法)した
後、顕微鏡により観察した写真を示している。一
方、第6図Bは通常の結晶成長方法と熱処理の組
み合わせによつて得られた前記ABエツチング後
の顕微鏡写真である。一般にABエツチングは、
転位の存在を明らかにするだけでなく、電気的特
性の不均一性をも明らかにできることが知られて
いる。従つて、ABエツチングによつて得られた
結晶のパターンを観察することにより、電気的特
性の均一性を判断することができる。第6図Bで
は、網状に分布している転位近傍に不均一性が存
在するのに対し、同図Aではその不均一性が著し
く減少しており、本発明によつて電気的特性が均
一化することを示している。 FIG. 6A shows a GaAs single crystal wafer manufactured by the above steps () and () according to the present invention by AB etching (MSAbrahams et al.
This is a photograph taken under a microscope after etching (see Journal of Applied Physics, Vol . 35 , p. 2855 ). . On the other hand, FIG. 6B is a micrograph after the AB etching, obtained by a combination of a conventional crystal growth method and heat treatment. Generally, AB etching is
It is known that it can not only reveal the presence of dislocations, but also the non-uniformity of electrical properties. Therefore, by observing the crystal pattern obtained by AB etching, the uniformity of the electrical characteristics can be determined. In Fig. 6B, there is non-uniformity near the dislocations distributed in a network, whereas in Fig. 6A, the non-uniformity is significantly reduced, and the electrical characteristics are uniform due to the present invention. This indicates that
第7図は本発明によつて製造されたGaAsウエ
ハのホール移動度の分布を示してている。即ち。
本発明のホール移動度の絶対値は8000〜8300cm2/
V.Sで均一性があるのに対し、従来のGaAsの移
動度は5000〜7000cm2/V.Sで不均一であり、本発
明により電気特性が改善されたことを示してい
る。 FIG. 7 shows the hole mobility distribution of a GaAs wafer manufactured according to the present invention. That is.
The absolute value of the Hall mobility of the present invention is 8000 to 8300 cm 2 /
While the mobility of conventional GaAs is uniform in VS, it is non-uniform in the range of 5000 to 7000 cm 2 /VS, indicating that the electrical characteristics are improved by the present invention.
なお、本発明はGaAsの多結晶にも適用でき
る。 Note that the present invention can also be applied to polycrystalline GaAs.
(ト) 効 果
この発明のガリウム砒素結晶の製造方法は以下
の有効を有する、()比抵抗に代表される
GaAs結晶の電気的特性の制御が可能である。即
ち、本発明は結晶成長工程と減少制御工程、結晶
成長工程と減少制御工程と増加制御工程、結晶成
長工程と増加制御工程と減少制御工程、の電気特
性制御の3つの態様により比抵抗の値を必要に応
じて大幅に制御することができる。()GaAs
結晶の均一な比抵抗が得られ、かつその比抵抗を
従来よりも低くすることが可能である。()熱
的に比抵抗が安定したGaAs結晶が得られる。
()比抵抗を比較的低く押えることができるか
ら、デバイス製造工程において従来問題とされて
いる、GaAs基板表面特性がP型になる、いわゆ
る熱変成の問題が大幅に緩和される。(G) Effects The method for producing gallium arsenide crystals of the present invention has the following effects, as represented by () specific resistance.
It is possible to control the electrical properties of GaAs crystals. That is, the present invention adjusts the value of specific resistance through three aspects of electrical property control: a crystal growth process and a decrease control process, a crystal growth process and a decrease control process and an increase control process, and a crystal growth process and an increase control process and a decrease control process. can be controlled to a large extent as needed. ()GaAs
It is possible to obtain a uniform resistivity of the crystal and to lower the resistivity than before. () A GaAs crystal with thermally stable resistivity can be obtained.
() Since the specific resistance can be kept relatively low, the problem of so-called thermal transformation, in which the GaAs substrate surface characteristics become P-type, which has conventionally been a problem in the device manufacturing process, is greatly alleviated.
()GaAs結晶ウエハの結晶の均一性が得ら
れ、特に転位近傍での電気的特性の不均一が大幅
に減少する。()ホール移動度が上昇し、かつ
均一化される。 () The crystal uniformity of the GaAs crystal wafer is obtained, and the non-uniformity of electrical properties, especially near dislocations, is significantly reduced. () Hole mobility is increased and made uniform.
第1図はGaAs単結晶のアズグロウン状態と熱
処理後の比抵抗の分布の具体例を示す図、第2図
は第1図の比抵抗測定に使用した試料の切り出し
位置を示す図、第3図は本発明によるGaAs単結
晶のアズグロウン状態の比抵抗から熱処理により
比抵抗を制御する状態を示す図、第4図は本発明
による950℃の熱処理を行なつた後のGaAs単結
晶の比抵抗分布を示す図、第5図は第4図の処理
の後にさらに熱処理をした後の比抵抗の分布状態
を示す図、第6図A,Bはそれぞれ本発明及び
GaAs結晶ウエハのABエツチング後の結晶構造
を示す顕微鏡写真、第7図は本発明のGaAs結晶
のホール移動度の分布を示す図である。
Figure 1 is a diagram showing a specific example of the as-grown state of GaAs single crystal and the distribution of resistivity after heat treatment, Figure 2 is a diagram showing the cutout position of the sample used for the resistivity measurement in Figure 1, and Figure 3 Figure 4 shows the resistivity distribution of the GaAs single crystal after heat treatment at 950°C according to the present invention. FIG. 5 is a diagram showing the distribution state of resistivity after further heat treatment after the treatment shown in FIG. 4, and FIGS.
FIG. 7 is a micrograph showing the crystal structure of a GaAs crystal wafer after AB etching, and FIG. 7 is a diagram showing the hole mobility distribution of the GaAs crystal of the present invention.
Claims (1)
から1.5の範囲としてガリウム砒素結晶を成長
させる結晶成長工程と、 (b) 得られたガリウム砒素結晶を450℃から650℃
の温度範囲において砒素を含む雰囲気又は不活
性ガス中又は真空中にて熱処理を行い、該ガリ
ウム砒素結晶の比抵抗を減少する、電気特性の
減少制御工程と、 を含むガリウム砒素結晶の製造方法。 2 (a) 砒素とガリウムのモル比As/Gaを1.02
から1.5の範囲としてガリウム砒素結晶を成長
させる結晶成長工程と、 (b) 得られたガリウム砒素結晶を450℃から650℃
の温度範囲において砒素を含む雰囲気又は不活
性ガス中又は真空中にて熱処理を行い、該ガリ
ウム砒素結晶の比抵抗を減少する、電気特性の
減少制御工程と、 (c) 上記(b)の工程により得られたガリウム砒素結
晶を700℃〜1100℃の温度範囲において砒素を
含む雰囲気又は不活性ガス中又は真空中にて熱
処理を行い、該ガリウム砒素結晶の比抵抗を増
加する、電気特性の増加制御工程と、 を含むガリウム砒素結晶の製造方法。 3 (a) 砒素とガリウムのモル比As/Gaを1.02
から1.5の範囲としてガリウム砒素結晶を成長
させる結晶成長工程と、 (b) 得られたガリウム砒素結晶を700℃〜1100℃
の温度範囲において砒素を含む雰囲気又は不活
性ガス中又は真空中にて熱処理を行い、該ガリ
ウム砒素結晶の比抵抗を増加する、電気特性の
増加制御工程と、 (c) 上記(b)の工程により得られたガリウム砒素結
晶を450℃から650℃の温度範囲において砒素を
含む雰囲気又は不活性ガス中又は真空中にて熱
処理を行い、該ガリウム砒素結晶の比抵抗を減
少する、電気特性の減少制御工程と、 を含むガリウム砒素結晶の製造方法。[Claims] 1 (a) The molar ratio of arsenic and gallium As/Ga is 1.02.
(b) a crystal growth process of growing a gallium arsenide crystal as a temperature ranging from 450 to 650 °C;
A method for producing a gallium arsenide crystal, comprising: a step of controlling electrical properties to reduce the resistivity of the gallium arsenide crystal by performing a heat treatment in an arsenic-containing atmosphere, an inert gas, or a vacuum in a temperature range of . 2 (a) The molar ratio of arsenic and gallium As/Ga is 1.02
(b) a crystal growth process of growing a gallium arsenide crystal as a temperature ranging from 450 to 650 °C;
(c) the process of (b) above, in which the specific resistance of the gallium arsenide crystal is reduced by heat treatment in an arsenic-containing atmosphere, inert gas, or vacuum in a temperature range of The obtained gallium arsenide crystal is heat treated in a temperature range of 700°C to 1100°C in an atmosphere containing arsenic, in an inert gas, or in a vacuum to increase the specific resistance of the gallium arsenide crystal and increase its electrical properties. A method for producing a gallium arsenide crystal, comprising: a controlled process; 3 (a) The molar ratio of arsenic and gallium As/Ga is 1.02.
(b) a crystal growth process of growing a gallium arsenide crystal as a temperature ranging from 700℃ to 1100℃;
(c) a step of controlling the increase in electrical properties of increasing the specific resistance of the gallium arsenide crystal by performing heat treatment in an arsenic-containing atmosphere, an inert gas, or a vacuum in a temperature range of (c) the step of (b) above; The gallium arsenide crystal obtained is heat treated in a temperature range of 450°C to 650°C in an arsenic-containing atmosphere or in an inert gas or in vacuum to reduce the specific resistance of the gallium arsenide crystal and reduce its electrical properties. A method for producing a gallium arsenide crystal, comprising: a controlled process;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2530187A JPS63195199A (en) | 1987-02-05 | 1987-02-05 | Production of gallium arsenide crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2530187A JPS63195199A (en) | 1987-02-05 | 1987-02-05 | Production of gallium arsenide crystal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63195199A JPS63195199A (en) | 1988-08-12 |
| JPH0411518B2 true JPH0411518B2 (en) | 1992-02-28 |
Family
ID=12162192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2530187A Granted JPS63195199A (en) | 1987-02-05 | 1987-02-05 | Production of gallium arsenide crystal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63195199A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0269307A (en) * | 1988-09-02 | 1990-03-08 | Nippon Mining Co Ltd | Compound semiconductor and its production |
| JPH0745360B2 (en) * | 1988-12-28 | 1995-05-17 | 株式会社ジャパンエナジー | InP single crystal heat treatment method |
| JPH03232235A (en) * | 1990-02-08 | 1991-10-16 | Sumitomo Metal Mining Co Ltd | Heat treatment method for GaAs compound semiconductor single crystal substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61151094A (en) * | 1984-12-26 | 1986-07-09 | Agency Of Ind Science & Technol | Production of single crystal of compound semiconductor |
| JPS61201700A (en) * | 1985-03-05 | 1986-09-06 | Sumitomo Electric Ind Ltd | High resistance GaAs crystal and its manufacturing method |
| JPS61275196A (en) * | 1985-05-29 | 1986-12-05 | Toshiba Corp | Production of gaas single crystal |
| JPH07107879B2 (en) * | 1986-07-14 | 1995-11-15 | 三菱電機株式会社 | Charged particle device |
-
1987
- 1987-02-05 JP JP2530187A patent/JPS63195199A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63195199A (en) | 1988-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0503816B1 (en) | Heat treatment of Si single crystal | |
| JP5772553B2 (en) | Method for evaluating silicon single crystal and method for producing silicon single crystal | |
| US20070113778A1 (en) | Epitaxial silicon wafer | |
| KR20030022322A (en) | Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer | |
| US5385115A (en) | Semiconductor wafer heat treatment method | |
| JPH02192500A (en) | Production of compound semiconductor single crystal | |
| US4585511A (en) | Method of growing gallium arsenide crystals using boron oxide encapsulant | |
| US4578126A (en) | Liquid phase epitaxial growth process | |
| EP0334684B1 (en) | A method for heat-treating gallium arsenide monocrystals | |
| JPS58161999A (en) | Production of gallium arsenide single crystal having semi-insulation characteristic | |
| JPH0557239B2 (en) | ||
| JPH04298042A (en) | Method of heat-treating semiconductor | |
| JPS63195199A (en) | Production of gallium arsenide crystal | |
| JP3793934B2 (en) | Method for producing semi-insulating InP single crystal | |
| JP2881759B2 (en) | Silicon wafer with uniform oxygen concentration and method for producing the same | |
| JPH0543679B2 (en) | ||
| JPH0380199A (en) | Substrate made of single crystal of p type gaas, production thereof and semiconductor device using this substrate | |
| KR100500394B1 (en) | Manufacturing method of Epitaxial silicon wafer | |
| JPS61286300A (en) | Method for producing GaAs single crystal with uniform properties | |
| JPH0784360B2 (en) | Method for manufacturing semi-insulating GaAs substrate | |
| JPH01215799A (en) | Semi-insulating gaas compound semiconductor single crystal and production thereof | |
| JP3171451B2 (en) | Heat treatment method for GaAs single crystal | |
| JP2737990B2 (en) | Compound semiconductor single crystal manufacturing equipment | |
| JP2770572B2 (en) | Method for producing semi-insulating GaAs single crystal | |
| JPH07115999B2 (en) | Heat treatment method for compound semiconductor single crystal |