JPH04115441A - 真空チャネルを有する集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路化された真空管に関する。

より詳細には、本発明は、基板上に画成された真空領域
内に配置された陽極および陰極を含む新規な集積回路素
子の構成に関する。

従来の技術 半導体デバイスを発達させた技術、特にその集積度と動
作速度を飛躍的に向上させた技術に、フォトリソグラフ
ィ技術が挙げられる。この技術は、高分子感光膜を用い
た微細パターン形成技術であり、現在では０．４μｍ程
度の微細パターンを量産へ適用することも可能となって
いる。

このような微細加工技術によって作製された半導体デバ
イスでは、チャネル（電子の流路）が極限まで短縮され
ており、ＦＥＴやバイポーラトランジスタ等の超高速素
子について動作速度を論じる場合には飽和速度の制限が
問題になるまでに至っている。そこで、半導体デバイス
の分野では、動作速度の限界を打破すべく、パリスティ
ック伝導を活用したベテロ接合バイポーラトランジスタ
等が開発されている。

ところで、半導体デバイスにおける動作速度の改善は専
ら電子の走行距離を短縮することによって実現されてい
る。しかしながら、半導体中の電子速度は、真空中の電
子速度、即ち光速程度には至っていない。そこで、電子
速度を改善することにより、デバイスの動作速度を更に
改善する可能性がある。

一方、半導体デバイスの発達以前から使用されていた所
謂真空管は、ニーコン管、板封じ管、灯台管、モルトン
管等の種々の構成により高周波動作に対応し、高速動作
や大電力制御等を達成してきた。

第５図は、マイクロ波管として代表的な、所謂灯台管の
典型的な構成を示す断面図である。

同図に示すように、この真空管は、ステム１０８上で、
ガラス封止部材１０７、陰極引出部材１０５および格子
引出部材１０２ａによって画成された外囲器内に、陽極
電極１０３、格子１０２および陰極電極１０１を縦に配
列して構成されている。陰極電極１０１は、ヒータ１０
４を内蔵しており、また、陰極電極１０１、格子１０２
および陽極電極１０３は、それぞれ引出部材１０５．１
０２　ａ　、　１０６によって外囲器の外部に接続する
ことができるように構成されている。

以上のように構成された真空管において、ヒータ１０４
によって陰極電極１０１が加熱されると、陰極電極１０
１から熱電子が陽極電極１０３に向かって放出される。

このとき、格子１０２に印加する電圧により、陰極電極
１０１から陽極電極１０３に流入する電子の量を制御す
ることができる。

ところで、上述のようなマイクロ波用の灯台管の場合、
陰極電極１０１　と格子１０２　との間隔は５０〜１０
０μｍ程度であり、格子１０２と陽極電極１０３との間
隔は３００μｍ程度である。このような微小な間隔は、
機械的加工技術の限界に近く、これ以上の細密化は困難
であると共に、均一性の向上は殆ど望めない。

また、電子走行時間は陰極電極と陽極電極との間隔に比
例して変化し、且つ陽極電圧の平方根分の−に比例して
変化する。従って、陰極−陽極間隔の大きい従来の真空
管では、集積化された半導体デバイスのように高速な動
作を実現することはできない。このように、真空管は、
その特性が機械的工作精度に依存しており、集積化を実
現した半導体デバイスによって利用分野を交代されつつ
ある。

ところが、真空管においては、電子の流路であるチャネ
ルは正しく真空であり、半導体デバイスの製造技術を適
用することにより、半導体デバイスよりも優れた性能を
実現し得る可能性がある。

以上のような背景のもと、゛′真空管の微細化”を基本
概念としたバキュームマイクロエレクトロニクスと呼ば
れる分野が確立されつつあり、新規な研究分野として注
目を集めている。

発明が解決しようとする課題 上述のように、半導体集積化技術で培われてきた微細加
工技術と、電子の光速状態をそのまま実現し得る真空管
技術とのインテグレーションにより、優れた特性を有す
る新規なデバイスを開発することが切望されているが、
そのようなデバイスに相応しい構造やその構造を実現す
るための製造方法についての具体的な提案は未だなされ
ていない。

そこで、本発明は、半導体デバイスの製造技術を応用し
て作製することができる、真空チャネルを有した素子を
含む全く新規な集積回路の構成を提供することをその目
的としている。

課題を解決するための手段 即ち、本発明に従うと、第１の基板と、第１の基板と、
前記第１の基板上に気密に密着して形成された閉じた水
平断面形状を有する厚さの均一な第１のスペーサと、前
記第１のスペーサ上に気密に密着した第２の基板とによ
り画成され、内部を真空とされた外囲器と、前記外囲器
内で、前記第１の基板上に形成されたカソードと、前記
カソードに向かい合うように且つ前記カソードから離れ
て位置するように、前記第１および第２の基板のいずれ
かに支持されたアノードとを含み、前記カソードから真
空中の流路を介して前記アノードへ電子が移動するよう
に構成されている素子とを備えることを特徴とする真空
チャネルを有する集積回路が提供される。

また、上記本発明に係る集積回路において、前記カソー
ドから前記アノードへの電子の移動量を制御するための
制御電極が、前記カソードと前記アノードとの間に位置
するように、前記第１および第２の基板のいずれかに支
持されていることを特徴とする集積回路が提供される。

作用 真空チャネルを有する微細構造のデバイスを作製する場
合、以下のような点が課題となる。

まず第一に、チャネルを真空内に保持するための物理的
な構造が必要になるが、通常の半導体デバイスの製造技
術には、このような構造物を作製する方法がない。

第二に、電極構造だけではなく、周辺の配線技術につい
ても、従来の半導体素子とは異なる技術が必要になるが
、それについては何ら確立された技術がない。

第三に、真空チャネルに電子を励起する陰極として、熱
陰極ではなく冷陰極を用いることになるので、充分な量
の電子が真空中に励起されるような構成とする必要があ
る。励起される電子が不足した場合は、素子動作に重要
な特性のひとつである相互コンダクタンスが充分に取れ
ず、高速動作が実現できない。

以上のような課題に対して、本発明に係る集積回路はそ
れぞれ以下のように対応している。

即ち、まず第１の課題に対して、本発明に係る集積回路
においては、各種の素子および配線により構成された回
路が、下側および上側の１対の基板と、この基板を気密
に連結する閉断面を有するスペーサとによって画成され
た外囲器の内部に収容されている。従って、この外囲器
内が排気されていれば、回路および配線は真空内に保持
される。

尚、外囲器内に収容される素子および配線は、外囲器を
封止する前に、予め基板上に作製することができる。こ
の作製には、公知の集積回路製造技術が適用できる。

また、特に、電子の流路を真空とする素子については、
その電子の流路の一端が下側基板に、他端が上側基板に
形成されるように構成することができる。このような素
子構造は、前記した外囲器が組立てられて始めてひとつ
の素子として完成することになるが、複雑になりがちな
電極構成を容易に実現し得る構成である。

第２の課題に対して、本発明に係る集積回路では、外囲
器内および外囲器外においては、それぞれ公知の配線技
術を適用することができる。また、外囲器内と外囲器外
とを接続する配線も、公知の配線技術を適用することが
できる。更に、本発明に係る集積回路においては、上側
基板に形成された配線または素子と、下側基板に形成さ
れた配線または素子とを接続する必要が生じる場合があ
る。

このような場合、具体的に後述するようなバンプを介し
て接続する方法の他、導電性膜を用いた接着方式や電極
接触方式等が考えられる。

第３の課題に対して、本発明に係る集積回路では、基板
上に形成された立体構造を有する構造物の上に陰極とな
る金属膜を形成すると共に、複数のまたは長尺の実効陰
極を形成することによって対応している。このような構
成とすることによって実効的な陰極が拡大され、相互コ
ンダクタンスを稼ぐことができる。

このように、本発明によれば、電子の流路を真空とした
素子を含む全く新規な集積回路を実現することができる
。このような集積回路は、半導体集積回路と同様に高い
集積度を実現し得ると共に、特定の素子においては電子
の流路が真空に保持されているので、電子本来の高速な
走行速度が実現され、極めて高い動作速度を実現し得る
ものである。

尚、本発明に係る集積回路は、１対の基板とこれらの基
板を気密に結合するスペーサとによって画成された外囲
器内に種々の素子を収容した構造を基本ユニットとする
が、更に、このような基本ユニットを複数積層した構造
とし、各ユニットの外囲器を連通ずる貫通孔を特定の基
板に設けることにより、更に複雑且つ大規模な集積回路
を実現することができる。このような構成を採った場合
、複数のユニットを連通ずる貫通孔は、配線を挿通する
ためのスルーホールとして使用してもよいし、カソード
からアノードへ移動する電子の流路として使用してもよ
い。

以下、図面を参照して本発明をより具体的に説明するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。

実施例１ 第１図は、本発明に従って構成された真空チャネルを有
する集積回路の具体例を示す図である。

同図に示された集積回路は、上側および下側の１対の基
板７１および７２とスペーサ８とによって画成された外
囲器内に、容量３、抵抗４および配線５と制御素子１と
を配置して構成されており、外囲器内は排気されている
。また、配線５の一部は、スペーサ８を貫通して外囲器
の外に導かれ、電極パッド６に接続されている。尚、実
際には、外囲器を構成するスペーサ８は、回路部分を包
囲して閉じた水平断面形状を有している。

容量３、抵抗４および配線５は、公知の集積回路製造技
術により形成されている。即ち、配線５は、基板７１ま
たは７２上に形成された導体薄膜により形成されている
。また、抵抗は、配線５の一部を、抵抗の大きな材料で
置き換えることにより形成されている。更に、容量３は
、１対の配線５の間に誘電体を挟むことにより形成され
ている。上側基板７１上の配線５と、下側基板７２上の
配線５とは、バンプ２により接続されている。尚、第１
図には図示されていないが、インダクタ（例えばスパイ
ラルインダクタ）も、導体線路を適切な形状にパターニ
ングすることで形成することができる。

また、この集積回路において取り扱う信号周波数が高い
場合は、マイクロ波回路等に見られるように、インピー
ダンス整合に留意する必要がある。

以上のような集積回路を構成する基板７１．７２の材料
としては、熱伝導性に優れたアルミナ、石英等を有利な
ものとして例示することができる。特に、後述するよう
に、基板７１上に形成された電極と基板７２上に形成さ
れた電極との間で特定のアライメントをとる必要がある
ことを考慮すると、透明基板を使用することにより作製
が容易となる。

上側および下側基板７１．７２と共に外囲器を構成する
スペーサ８は、第１図においては集積回路の周辺部にの
み配置されているが、側基板７１．７２間のギャップを
均一にするために、集積回路領域の内部にも、柱状のス
ペーサを設けることも好ましい。また、外囲器としての
気密性と、バンプ２に作用する力を均一にするという観
点から、その厚さのばらつきが少なく、表面性状が清浄
であることが好ましい。尚、有効な微細真空管構造から
考えると、２μｍ〜２０μｍ程度が典型的なスペーサ８
の厚さとなる。

第１図に示すように、この実施例では、陰極電極１２を
形成する金属層を延長してそのまま配線５としているが
、実際には、陰極−格子間の容量低減の観点から、抵抗
が問題にならない程度に配線５を細くすることが好まし
い。

また、第１図に示した集積回路では、各配線５および電
極が各基板表面上に形成されているが、フォトレジスト
を用いて各基板に溝を形成し、スペーサリフトオフ法に
より基板と段差のない配線を形成することも可能である
。このような場合、第１図中に示した回路のように、配
線５の取り出しに際してスペーサ８を貫通する必要がな
い。尚、スペーサ８を金属材料により形成した場合は、
スペーサ８と配線５との間を絶縁する必要がある。

以上説明した本実施例に係る集積回路は、スペーサを介
して１対の基板を貼り合わせることにより形成された外
囲器内に形成されているが、更に、複数の基板をスペー
サを介して積層し、形成された複数の外囲器をバイアホ
ール等によって連通ずることにより、更に集積度の高い
回路を実現することもできる。尚、バイアホールの形成
は、使用した基板材料等により、ドライエツチングとウ
ェットエツチングとを適宜選択することができる。

第２図（ａ）は、第１図に示した集積回路で使用されて
いる制御素子１を拡大して示す図である。

同図に示すように、この制御素子１は、上側基板７１の
下面に配置された陽極１５と、下側基板７２上に搭載さ
れた格子電極１４および陰極電極１２とから主に構成さ
れている。

ここで、陽極電極１５は、上側基板７１の下面に形成さ
れた金属層により構成されている。また、陰極電極１２
は、下側基板７２上で４角錐状に隆起した複数の部分を
備える構造物１１の表面に形成された金属層により形成
されている。このような点状陰極電極１２を複数設ける
ことにより、この素子が取り扱うことができる電流量を
増加することができる。また、格子電極１４は、絶縁体
で形成された支持部材１３によって下側基板７２から離
隔して配置されており、陰極電極１２の隆起部の先端を
包囲して形成された複数の貫通孔を備えている。以上の
ように構成することにより、実効的な陰極が複数形成さ
れる。

第２図ら）は、第２図（ａ）に示した制御素子の他の実
施態様を示す図である。

同図に示すように、この素子は、主に陰極電極１２ａと
格子電極１４ａの形状に特徴がある。即ち、この実施態
様では、構造物１１ａは長手方向に連続した篩状の隆起
部を形成しており、構造物１１ａ上に形成された金属層
である陰極電極１２ａも、連続した篩状の突起を有して
いる。また、格子電極１４ａは、陰極電極１２Ｈの連続
した篩状隆起を挟むように形成された１対の長尺金属層
により形成されている。従って、この素子では、実効的
な陰極は、長尺の連続した形状となる。

尚、上記素子において、陰極電極１２．１２ａ、格子電
極１４．１４ａおよび陽極１５の材料としては、Ｍｏ、
Ｗ等を好ましいものとして例示することができる。

また、必要に応じて、陰極電極１２の表面に酸化膜を形
成することもできる。

一方、構造物１１またはｌｌａを基板上に改めて形成す
る場合は、好ましい材料としてＳ】０２、ＳｊＮ等の絶
縁物の他、金属を使用することもできる。

これらの材料は、テーパーエツチングにより微細加工が
可能であり、例えば、バターニングに際して露光条件や
ベータ温度を適切に制御することによりレジスト層を台
形状に形成しておき、スペーサ効果を持たせながらエツ
チングを行うことにより、第２図（ａ）および（５）に
示したような隆起部を有する構造物１１、ｌｌａを形成
することができる。また、基板を回転しながら角度スペ
ーサ、角度ＥＣＲ−ＣＶＤ、角度蒸着等により隆起した
構造物を形成することも可能である。更に、例えば８１
基板を用いた場合には、適切な結晶面およびパターン方
位を選択した上で、ＫＯＨ：イソプロビルアルコール、
エチレンジアミン：ヒロカテコール等ニよりエツチング
することにより、隆起した構造物を形成することができ
る。この場合、構造物１１またはｌｌａの形状の制御は
より精密にできる。但し、構造物１１またはｌｌａの形
成方法が、これらの方法に限定されるわけではないこと
は勿論である。

尚、本実施例において説明した素子は、単一の格子電極
を有する、言わば３極管構造であるが、第２図（Ｃ）〜
げ）に示した工程を繰り返すことにより、遮蔽格子、抑
制格子等に相当する格子電極を更に形成し、４極管構造
や三極管構造を実現することもできる。

また、ひとつの外囲器内に複数の制御素子を形成する場
合、一方の基板に第１の素子の陰極電極と第２の素子の
陽極とを形成し、他方の基板に第１の素子の陽極電極と
第２の素子の陰極電極を形成する、といったレイアウト
とすることにより、上側基板と下側基板との配線の相互
接続数を低減し得る。

作製例 以下に、上述のような真空チャネルを有する制御素子の
作製手順について説明する。第３図（ａ）〜（社）は、
その製作手順を工程毎に示す図である。

まず、第３図（ａ）に示すように、下側基板７２上に構
造物１１を形成する。具体的な形成方法は、既に説明し
た各種の方法から適宜選択することができる。

続いて、第３図（ｂ）に示すように、構造物１１上に陰
極電極１２となる金属膜を形成する。次に、第３図（Ｃ
）に示すように、陰極電極１２の側方を挟むように、絶
縁物で形成された１対の支持部材１３を形成する。ここ
で、支持部材１３の側面は、多少傾斜を持たせてテーパ
状に形成すると、格子電極に対する配線を形成する際に
有利である。

次に、第３図（６）に示すように、陰極電極１２および
支持部材１３を含む基板全体を覆うように、選択的に除
去可能なポリイミド等の高分子材料膜９を塗布により形
成する。続いて、この高分子材料膜９とエツチングレー
トが等しくなるようなレジストを塗布してからドライエ
ツチングを行い、支持部材１３の上面が露出するように
高分子材料膜９の隆起部分を除去し、第３図（ｅ）に示
すように表面を平坦化する。

次に、第３図（ｆ）に示すように、陰極電極１２側に張
り出したオーバハングを有する１対の格子電極１３を支
持部材１３上に形成した後、第３図（（至）に示すよう
に、高分子材料膜９を除去する。以上のようにして下側
基板７２上に搭載される電極構造が完成する。

尚、上述の一連のプロセスは非自己整合プロセスである
が、熱プロセスが無ければ０．１〜０．２μｍ（３σ）
程度のアライメント精度は既に実現されている。また、
将来的にステッパの位置アライメント精度で０．０５μ
ｍ以下が実用化されつつある点を考慮すると実質的な問
題は少ないと考えられる。

最後に、第３図口に示すように、陰極電極１１および格
子電極１４を搭載した下側基板７２と、陽極電極１５を
下面に搭載した上側基板７１とを、スペーサ８を介して
接合することにより、この素子が完成する。尚、上側基
板７１上への陽極電極１５の形成は、公知の方法で可能
なので説明は省略する。また、第３図（社）では、上側
基板７１には、容量３も搭載されている。

基板７１．７２とスペーサ８との接合に際して、これら
の部材により形成される外囲器内を真空とする工程が必
要であるが、これは、接合工程を真空中で実施する方法
の他、何れかの基板にホールを設け、接合後に内部を排
気してからホールを封止する方法も選択できる。尚、外
囲器の封止に先立って、電極密着のための加熱処理と脱
ガス処理とを行うことが好ましい。

上記外囲器を構成するスペーサ８の材料としては、高分
子材料薄膜、金属膜、スパッタリング法により堆積した
石英層等の絶縁物等を例示することができるが、経時変
化を含む脱ガスおよびリ−り等について充分吟味された
材料を選択することが重要である。

上述のような、上側基板γ１と下側基板７２との接合に
際して、第３図口に示すように、上側基板７１上の配線
と下側基板７２上の配線とを接続する必要がある。

ここでは、既に第１図に示したように、バンプを介して
接続する方法を採用している。即ち、バンプ２は、バン
プを形成すべき配線５上にアンダーバンプメタルを形成
した後フォトレジストを除去し、必要に応じてアンダー
バンプメタルのエツチングを行うことにより形成される
。アンダーバンプメタルの材料としては、Ｃｒ／ＣｕＳ
Ｃｒ／Ｎｉ、　Ｔｉ／Ｗ、　Ｔｉ／Ｐｔ、〜ｉ／Ｃｕ等
を、またバンプ２としてはＡｕ、　Ｃｕ、　Ｐｂ／Ｓｎ
等を例示することができる。

尚、本作製例では、上側基板７１上に形成された配線と
下側基板７２上に形成された配線との接続は、上記した
バンプを介する接続方法の他に、導電性膜を用いた接着
方式や電極接触方式等が考えられる。殊に、後者の方法
は、将来基板間のギャップが狭くなれば有利な方法であ
り、接触電極を複合材料として接触後に共晶化させる方
法が利用できる可能性がある。更に、全く異なる接続方
法として、上側基板７１の配線５と下側基板７２の配線
５とをそれぞれ後述する外囲器の外側に取り出し、外囲
器の外で接続する方法も考えられる。但し、この方法で
は、上記した３極構造の場合でも外部配線数が２ｎ（ｎ
は素子数）となり集積化する上で不利である。また、動
作速度等の点でも不利であることから採用は勧められな
い。

実施例２ 第４図（ａ）およびら）は、本発明に係る集積回路にお
いて使用することができる制御素子であって、特に１枚
の基板上に全ての構成要素を搭載して構成した場合の具
体例を示す図である。

第４図（ａ）に示す制御素子は、基板７２上の構造物１
１を覆うように形成された陰極電極１２と、陰極電極１
２の周囲に形成された第１支持部材１３と、第１支持部
材１３上に搭載された格子電極１４と、格子電極１４上
に形成された第２支持部材１６と、第２支持部材１６上
に形成された陽極電極１５とから構成されており、実質
的に第２図に示した制御素子と同じ構成を有している。

尚、この制御素子においては、第１および第２の支持部
材１３．１６と陽極電極１５とによって外囲器を構成し
てもよいし、また、この制御素子を含む回路全体を大き
な外囲器の内部に収容してもよい。

第４図Ｑ：１）に示す制御素子は、言わばプレーナ型の
３極管構造を有している。即ち、この実施例においては
、１枚の基板７２上に、互いに平行に形成された陰極電
極１２、格子電極１４および陽極電極１５から制御素子
が構成されている。ここでは、陰極１２および陽極１５
をスペーサの一部とすることによって容易に外囲器が構
成できる。また、各電極の形成も極めて容易である。

発明の詳細 な説明したように、本発明によれば、電子の走行速度が
高速に近い真空チャネルを有する全く新規な集積回路が
提供される。

即ち、本発明によれば、真空を維持する外囲器と、その
外囲器の内部に収容される一連の電極、素子等を、リン
グラフィ技術により集積化して形成することができる。

従って、本発明によれば、従来の半導体集積回路の利点
と、真空管の利点とを併せもった集積回路が実現できる
。

【図面の簡単な説明】

第１図は、本発明に係る集積回路の構成例を示す図であ
り、 第２図（ａ）および（ｂ）は、第１図に示した集積回路
において使用される真空チャネルを有する制御素子の構
成例を示す図であり、 第３図（ａ）〜（社）は、第２図に示した制御素子の作
製過程を工程毎に示す図であり、 第４図（ａ）およびら）は、本発明に係る真空チャネル
を有する制御素子の他の構成例を示す図であり、第５図
は、灯台管と呼ばれる公知のマイクロ波管の構造を示す
断面図である。 〔主な参照番号〕 １・・・制御素子、　２・・ ３・・・容量、　　　４・・ ５・・・配線電極、　６・・ ８・・・スペーサ、　９・・ １１・・・構造物、　　１２・・ １３．１６・・・支持部材、 １４・・・格子電極、　１５・・ ７１．７２・・・基板、 １０１　　・・・陰極電極、１０２　　・１０２ａ・・
　格子側８部材、 １０３　　・・・陽極電極、１０４　　・１０５　　・
・・陰極引出部材、 １０６　　・・・陽極引出部材、 １０７　　・・・ガラス封止部材、 １０８　　・・・ステム バンプ、 抵抗、 電極パッド、 高分子材料膜、 陰極の電極層、 ・陽極電極、 ・・格子電極、 ・・ヒータ、

Claims (5)

【特許請求の範囲】
1. （１）第１の基板と、前記第１の基板上に気密に密着し
   て形成された閉じた水平断面形状を有する厚さの均一な
   第１のスペーサと、前記第１のスペーサ上に気密に密着
   した第２の基板とにより画成され、内部を真空とされた
   外囲器と、 前記外囲器内で、前記第１の基板上に形成されたカソー
   ドと、前記カソードに向かい合うように且つ前記カソー
   ドから離れて位置するように、前記第１および第２の基
   板のいずれかに支持されたアノードとを含み、前記カソ
   ードから真空中の流路を介して前記アノードへ電子が移
   動するように構成されている素子と を備えることを特徴とする真空チャネルを有する集積回
   路。
2. （２）請求項１に記載された集積回路であって、前記カ
   ソードから前記アノードへの電子の移動量を制御するた
   めの制御電極が、前記カソードと前記アノードとの間に
   位置するように、前記第１および第２の基板のいずれか
   に支持されていることを特徴とする集積回路。
3. （３）請求項１または請求項２に記載された集積回路で
   あって、前記素子のアノードが、前記第２の基板上に形
   成されていることを特徴とする集積回路。
4. （４）請求項１から請求項３までのいずれか１項に記載
   された集積回路であって、 前記第１の基板、前記第１のスペーサおよび前記第２の
   基板によって画成され、内部を真空とされた第１の外囲
   器と、 前記第１および第２の基板のうちの一方と、該一方の基
   板上に気密に密着して形成された閉じた水平断面形状を
   有する厚さの均一な第２のスペーサと、前記第２のスペ
   ーサ上に気密に密着した第３の基板とにより画成され、
   内部を真空とされた第２の外囲器とを備え、 更に、前記第１の外囲器と前記第２の外囲器とを連通す
   る貫通孔が、前記第１の外囲器と前記第２の外囲器とで
   共用される前記基板に設けられ、前記第１の外囲器の内
   部に収容された素子と、前記第２の外囲器の内部に収容
   された素子とが、前記貫通孔に挿通された配線により接
   続されていることを特徴とする集積回路。
5. （５）請求項１から請求項３までのいずれか１項に記載
   された集積回路であって、 前記第１の基板、前記第１のスペーサおよび前記第２の
   基板によって画成され、内部を真空とされた第１の外囲
   器と、 前記第１および第２の基板のうちの一方と、該一方の基
   板上に気密に密着して形成された閉じた水平断面形状を
   有する厚さの均一な第２のスペーサと、前記第２のスペ
   ーサ上に気密に密着した第３の基板とにより画成され、
   内部を真空とされた第２の外囲器とを備え、 更に、前記第１の外囲器と前記第２の外囲器とを連通す
   る貫通孔が、前記第１の外囲器と前記第２の外囲器とで
   共用される前記基板に設けられ、前記第１の外囲器の内
   部に形成されたアノードと、前記第２の外囲器の内部に
   形成されたカソードとを含んでひとつの素子が形成され
   、前記貫通孔を通して前記カソードから前記アノードへ
   の電子の流路が形成されていることを特徴とする集積回
   路。