JPH04117714A - コンパレータ回路 - Google Patents
コンパレータ回路Info
- Publication number
- JPH04117714A JPH04117714A JP2237692A JP23769290A JPH04117714A JP H04117714 A JPH04117714 A JP H04117714A JP 2237692 A JP2237692 A JP 2237692A JP 23769290 A JP23769290 A JP 23769290A JP H04117714 A JPH04117714 A JP H04117714A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- supply terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンパレータ回路に関するものである。
本発明は２つの電圧を比較し、出力するコンパレータ回
路において、該一方の電圧が他方の電圧より上昇し一度
出力が反転するとコンパレータ回路に印加される電源を
除去しない限り、該一方の電圧が陣下しても、該反転し
た出力を保持し続けるラッチ型のコンパレータ回路にお
いて、電源投入時の誤動作を防止するものである。
路において、該一方の電圧が他方の電圧より上昇し一度
出力が反転するとコンパレータ回路に印加される電源を
除去しない限り、該一方の電圧が陣下しても、該反転し
た出力を保持し続けるラッチ型のコンパレータ回路にお
いて、電源投入時の誤動作を防止するものである。
従来のコンパレータ回路図を第２図に示す。トランジス
タ１，２，３．４は差動増幅器を構成している。また正
負電源端子６と７、ブリータ抵抗８と９及びインバータ
１２が設けられている。基準電圧はトランジスタ１４．
１５．１６．１７から構成される。トランジスタ１５は
デプレッション型その他はエンハンスメント型である。
タ１，２，３．４は差動増幅器を構成している。また正
負電源端子６と７、ブリータ抵抗８と９及びインバータ
１２が設けられている。基準電圧はトランジスタ１４．
１５．１６．１７から構成される。トランジスタ１５は
デプレッション型その他はエンハンスメント型である。
デプレッション型トランジスタ１５の閾４ｆｔＴｇ、圧
をｖｔＮｅ 、エンハンスメント型のトランジスタ１６
の閾（！電圧をＶＴＮつとすれば基準電圧Ｖ ｒａｔは
次式で示される。
をｖｔＮｅ 、エンハンスメント型のトランジスタ１６
の閾（！電圧をＶＴＮつとすれば基準電圧Ｖ ｒａｔは
次式で示される。
Ｖｒｅｒ ＝ ｌ ＶＴＮＤ ｌ ＋ Ｖｔ５ｗ
−−−１１１基準電圧は正電源端子６の電圧■。、を
含んでいないため、電源電圧の依存性はないことがわか
る。
−−−１１１基準電圧は正電源端子６の電圧■。、を
含んでいないため、電源電圧の依存性はないことがわか
る。
正電源端子６に印加される電圧が低く、接続点１０の電
圧ｖ１が基準電圧Ｖｒｅｆより小さい場合には、出力端
子１３の電圧はＬＯＷレベルになっている。
圧ｖ１が基準電圧Ｖｒｅｆより小さい場合には、出力端
子１３の電圧はＬＯＷレベルになっている。
従って、トランジスタ１４はＯＮＬ、一方トランジスタ
】７はＯＦＦしている。この結果、トラフジ：り１５と
トランジスタ１６により基＄１圧Ｖ ｒａｔがランジス
タ４のゲートに入力されている。ここ］正電源端子６の
電圧が上昇し、接続点１０の電圧ズＶ□ｆ！圧より大き
くなった時には、前述したＪうに出力端子１３はＨｉｇ
ｈレヘルレベ転する。Ｓの時、トランジスタ１４は０Ｆ
ＦＬ、トランジスち】７はＯＮする。この結果、トラン
ジスタ４のゲートに入力される電圧は、はぼ負電源端子
７の電丹ＶＳＳになってしまう。このような状態では、
正電源端子６の電圧がいくら降下しても必ず Ｖ、）Ｖ
□ｔ （”Ｖｓｓ）の関係が保たれるため、出力帷子
１３の出力はＨｉｇｈレベルに保持される。
】７はＯＦＦしている。この結果、トラフジ：り１５と
トランジスタ１６により基＄１圧Ｖ ｒａｔがランジス
タ４のゲートに入力されている。ここ］正電源端子６の
電圧が上昇し、接続点１０の電圧ズＶ□ｆ！圧より大き
くなった時には、前述したＪうに出力端子１３はＨｉｇ
ｈレヘルレベ転する。Ｓの時、トランジスタ１４は０Ｆ
ＦＬ、トランジスち】７はＯＮする。この結果、トラン
ジスタ４のゲートに入力される電圧は、はぼ負電源端子
７の電丹ＶＳＳになってしまう。このような状態では、
正電源端子６の電圧がいくら降下しても必ず Ｖ、）Ｖ
□ｔ （”Ｖｓｓ）の関係が保たれるため、出力帷子
１３の出力はＨｉｇｈレベルに保持される。
ところで、正電源端子６に急峻に電圧を印加すると、内
部の寄生容量により出力端子１３の出力レベルが最初か
らＨｉｇｈレベルになってしまい、電圧■１がＶ□、よ
り小さいにもかかわらすラッチがかかってしまうという
欠点がある。
部の寄生容量により出力端子１３の出力レベルが最初か
らＨｉｇｈレベルになってしまい、電圧■１がＶ□、よ
り小さいにもかかわらすラッチがかかってしまうという
欠点がある。
本発明は、従来の技術の課題を解決することを目的とし
、急峻な電圧印加に対しても誤動作をしないランチ型の
コンパレータ回路を実現した。具体的には、差動増幅器
の出力端子にコンデンサを設けたものである。
、急峻な電圧印加に対しても誤動作をしないランチ型の
コンパレータ回路を実現した。具体的には、差動増幅器
の出力端子にコンデンサを設けたものである。
本発明のコンパレータ回路は、第１図に示すように差動
増幅器の出力端子と正’ＴＩＢ端子間に、コンデンサを
設けたので、正電源端子にゑ峻に電圧を印加しても該出
力端子は正電源端子と同様に電圧上昇があるためインバ
ータの出力はＬｏｗレベルに保持される。
増幅器の出力端子と正’ＴＩＢ端子間に、コンデンサを
設けたので、正電源端子にゑ峻に電圧を印加しても該出
力端子は正電源端子と同様に電圧上昇があるためインバ
ータの出力はＬｏｗレベルに保持される。
以下、図面に従って本発明のコンパレータの実施例を詳
細に説明する。
細に説明する。
第１図は本発明によるコンパレータの回路図である。第
２図と同一番号を付した素子は同様な働きをする。さら
に本発明では差動増幅器の出力端子１１と負電源端子７
との間にコンデンサ１８を接続する。以下、動作を説明
する。正電＃端子６に急峻に立ち上がる電圧ｖ２を印加
するとコンデンサ１８により出力端子１１の電圧は電圧
ｖ２と同様に急峻に立ち上がり、インバータ１２の出力
をＬＯＷレベルにする。出力端子１３がＬＯＷレベルで
あるため基準電圧回路が働きトランジスタ４のゲートに
は電圧Ｖ ｒ ＩＩ ｆが印加されるためコンパレータ
動作を行うことができる状態にある。従って、出力端子
１１及び１３の出力レベルは、接続点１０に発生する電
圧Ｖ、と基準電圧Ｖ□、の大小関係により決定される。
２図と同一番号を付した素子は同様な働きをする。さら
に本発明では差動増幅器の出力端子１１と負電源端子７
との間にコンデンサ１８を接続する。以下、動作を説明
する。正電＃端子６に急峻に立ち上がる電圧ｖ２を印加
するとコンデンサ１８により出力端子１１の電圧は電圧
ｖ２と同様に急峻に立ち上がり、インバータ１２の出力
をＬＯＷレベルにする。出力端子１３がＬＯＷレベルで
あるため基準電圧回路が働きトランジスタ４のゲートに
は電圧Ｖ ｒ ＩＩ ｆが印加されるためコンパレータ
動作を行うことができる状態にある。従って、出力端子
１１及び１３の出力レベルは、接続点１０に発生する電
圧Ｖ、と基準電圧Ｖ□、の大小関係により決定される。
以上述べたように本発明によれば、コンデンサを差動増
幅器の出力端子に接続することによって、正電源端子の
電圧を急峻に立ち上げても誤動作しないランチ型のコン
パレータを実現できるという効果がある。
幅器の出力端子に接続することによって、正電源端子の
電圧を急峻に立ち上げても誤動作しないランチ型のコン
パレータを実現できるという効果がある。
第１図は本発明のコンパレータの回路図、第２図は従来
のコンパレータの回路図である。 ６・・・正電源端子 ７・・・負電源端子 １１、１３・・・出力端子 １８・・・コンデンサ
のコンパレータの回路図である。 ６・・・正電源端子 ７・・・負電源端子 １１、１３・・・出力端子 １８・・・コンデンサ
Claims (1)
- 差動増幅器と、複数のインバータと基準電圧回路とから
なるコンパレータ回路において、該複数のインバータの
最終段のゲートと正電源端子間にコンデンサを設けるこ
とを特徴としたコンパレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237692A JPH04117714A (ja) | 1990-09-06 | 1990-09-06 | コンパレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237692A JPH04117714A (ja) | 1990-09-06 | 1990-09-06 | コンパレータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04117714A true JPH04117714A (ja) | 1992-04-17 |
Family
ID=17019100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2237692A Pending JPH04117714A (ja) | 1990-09-06 | 1990-09-06 | コンパレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04117714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523709A (en) * | 1994-11-30 | 1996-06-04 | Sgs-Thomson Microelectronics, Inc. | Power-on reset circuit and method |
-
1990
- 1990-09-06 JP JP2237692A patent/JPH04117714A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523709A (en) * | 1994-11-30 | 1996-06-04 | Sgs-Thomson Microelectronics, Inc. | Power-on reset circuit and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58140649A (ja) | 電圧検出回路 | |
| US4906056A (en) | High speed booster circuit | |
| KR910008953A (ko) | 캐패시턴스 디바이스 구동용 cmos 집적 회로 | |
| KR930018852A (ko) | 승압 단속 회로 및 이를 구비하는 출력버퍼회로 | |
| JPS54140843A (en) | Dynamic memory | |
| US4697111A (en) | Logic boatstrapping circuit having a feedforward kicker circuit | |
| KR930023734A (ko) | 반도체장치의 내부전원 발생회로 | |
| JPH04117714A (ja) | コンパレータ回路 | |
| JPS62268211A (ja) | 相補的入力回路 | |
| KR910017743A (ko) | 레벨변환회로 | |
| JPH04117716A (ja) | 出力回路 | |
| JPH04115711A (ja) | コンパレータ回路 | |
| JPS60117910A (ja) | 比較回路 | |
| JP2936277B2 (ja) | コンパレータ回路 | |
| JP2646794B2 (ja) | 電圧クランプ回路 | |
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 | |
| JP3105650B2 (ja) | 半導体集積回路装置 | |
| RU2012127C1 (ru) | Эмиттерный повторитель | |
| KR910001940A (ko) | 집적 회로 | |
| SU1679604A1 (ru) | Мощный операционный усилитель | |
| JP2978668B2 (ja) | チャージポンプ回路 | |
| JPS6122484B2 (ja) | ||
| JPH02264515A (ja) | パワーオンリセット回路 | |
| JPH0695614B2 (ja) | 増幅回路 | |
| JPS5970022A (ja) | ダイナミツク型半導体装置 |