JPH0412035B2 - - Google Patents

Info

Publication number
JPH0412035B2
JPH0412035B2 JP57004423A JP442382A JPH0412035B2 JP H0412035 B2 JPH0412035 B2 JP H0412035B2 JP 57004423 A JP57004423 A JP 57004423A JP 442382 A JP442382 A JP 442382A JP H0412035 B2 JPH0412035 B2 JP H0412035B2
Authority
JP
Japan
Prior art keywords
metal mesh
chip
semiconductor device
tape
ground terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57004423A
Other languages
English (en)
Other versions
JPS58122776A (ja
Inventor
Akihiro Kubota
Junichi Kasai
Tsuyoshi Aoki
Michio Ono
Kenji Hamagishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57004423A priority Critical patent/JPS58122776A/ja
Publication of JPS58122776A publication Critical patent/JPS58122776A/ja
Publication of JPH0412035B2 publication Critical patent/JPH0412035B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は半導体装置、詳しくは半導体パツケー
ジに内装されたチツプから発生する高周波電波を
遮断する手段を当該半導体チツプに設けた半導体
装置に関する。
(2) 技術の背景 最近の集積技術の進歩に伴い、集積回路はます
ます高密度化すると共に大電力消費の形態をもつ
ようになり、このような集積回路は使用時の頻繁
なスイツチング動作による大電流の通電と遮断に
伴い、高周波電波を発生する。
(3) 従来技術と問題点 本願の発明者は、前記高周波電波が集積回路の
周囲に置かれた電気機器（例えばテレビや無線装
置）に悪影響を与え、画面の乱れや信号へのノイ
ズ混入などをもたらすことを確認した。
ところで、現在の集積回路を内装するパツケー
ジでは、上述した集積回路の発生する高周波雑音
の他の電気機器への悪影響を防止する対策が全く
施されていないため、早急な雑音遮断方法の開発
が要望されるものである。
(4) 発明の目的 本発明は集積回路の発生する高周波電波を遮断
し、他の電気機器に雑音による悪影響を与えない
半導体装置の提供を目的とする。
(5) 発明の構成 そしてこの目的は、基板表面に設けられた保護
用の絶縁膜上に保護膜テープを介して形成された
導電性金属メツシユを具備してなる集積回路チツ
プと、 少なくとも接地端子とを有し、 前記金属メツシユは前記チツプの活性領域を覆
う如くに形成され、且つ前記接地端子に電気的に
接続されていることを特徴とする半導体装置によ
つて達成される。
(6) 発明の実施例 以下、本発明の実施例を図面により詳細に説明
する。
第１図は金属メツシユを有する他の半導体装置
の構造、特にIC組立工程で金属メツシユを形成
した場合の例を示したものである。同図中、１１
はICチツプ、１２はICチツプ表面の絶縁膜、１
３は半導体装置の接地パツドをそれぞれ示し、こ
の実施例においてはテープ１７上に金属メツシユ
１４を形成し、このテープ１７をICチツプ１１
の活性領域１５をカバーするごとく絶縁膜１２上
に接着して設ける。しかして、金属メツシユ１４
には金属メツシユ用ボンデイングパツド１６を形
成し、これと接地ポスト１８とを第１のリード１
９で接続し、一方ICチツプ１１の接地パツド１
３と接地ポストとを別途第２のリード２０で接続
する。ここでテープ１７にはポリイミド等熱特性
の優れたものが選択される。かかる構成により、
回路動作時に発生する高周波ノイズが遮蔽され
る。
かゝる金属メツシユ４，１４を設けることによ
り、ICチツプ１，１１に形成される集積回路の
発生するノイズを防止する一方で、当該集積回路
の高周波特性を低下させることがないのである。
以上のように本発明実施例においては、ICチ
ツプと金属メツシユとの間にテープを介在させる
ことにより間隔を十分にとることができ、ICチ
ツプとメツシユとの間の電気的容量の減少を実現
することができるものである。
(7) 発明の効果 以上、詳細に説明したように、本発明の半導体
装置は、ICチツプの活性領域上に、間接に金属
メツシユを形成するという簡単な構成とし、これ
により回路動作時に発生する高周波電波が遮蔽さ
れ、当該半導体装置とその近くの他の電気的装置
の同時使用がなんら支障なく行われる効果があ
る。
【図面の簡単な説明】
第１図は組立工程で製造した本発明実施例の断
面図である。 １１……ICチツプ、１２……絶縁膜、１３…
…接地パツド、１４……金属メツシユ、１５……
活性領域、１６……金属メツシユ用ボンデイング
パツド、１７……テープ、１８……接地ポスト、
１９……第１のリード、２０……第２のリード。

Claims (1)

  1. 【特許請求の範囲】 １ 基板表面に設けられた保護用の絶縁膜上に保
    護膜テープを介して形成された導電性金属メツシ
    ユを具備してなる集積回路チツプと、 少なくとも接地端子とを有し、 前記金属メツシユは前記チツプの活性領域を覆
    う如くに形成され、且つ前記接地端子に電気的に
    接続されていることを特徴とする半導体装置。
JP57004423A 1982-01-14 1982-01-14 半導体装置 Granted JPS58122776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57004423A JPS58122776A (ja) 1982-01-14 1982-01-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57004423A JPS58122776A (ja) 1982-01-14 1982-01-14 半導体装置

Publications (2)

Publication Number Publication Date
JPS58122776A JPS58122776A (ja) 1983-07-21
JPH0412035B2 true JPH0412035B2 (ja) 1992-03-03

Family

ID=11583852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57004423A Granted JPS58122776A (ja) 1982-01-14 1982-01-14 半導体装置

Country Status (1)

Country Link
JP (1) JPS58122776A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5411896A (en) * 1992-03-16 1995-05-02 Delco Electronics Corporation Method of making supra-passivant grid
US5399902A (en) * 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627962A (en) * 1979-08-15 1981-03-18 Matsushita Electric Ind Co Ltd Integrated circuit device
JPS5636157A (en) * 1979-08-31 1981-04-09 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS58122776A (ja) 1983-07-21

Similar Documents

Publication Publication Date Title
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
EP0682812B1 (en) Thermally conductive integrated circuit package with radio frequency shielding
JP2002524858A (ja) 電磁干渉シールド装置及び方法
TWI605564B (zh) 封裝結構及其製法
US10553954B2 (en) Wireless device
US7687283B2 (en) Method of producing a semiconductor device having a magnetic layer formed thereon
US6166429A (en) Lead-frame package with shield means between signal terminal electrodes
US6430059B1 (en) Integrated circuit package substrate integrating with decoupling capacitor
US20050046046A1 (en) Semiconductor package structure and method for manufacturing the same
TW201214650A (en) Chip package having fully covering shield connected to GND ball
JP3234666B2 (ja) 半導体集積回路装置
JPH044753B2 (ja)
US20020066592A1 (en) Ball grid array package capable of increasing heat-spreading effect and preventing electromagnetic interference
KR100698570B1 (ko) 전자파 간섭을 감소시키는 패키지 디바이스
CN111081696B (zh) 半导体封装和制造半导体封装的方法
CN111653552B (zh) 一种具有高抗电磁脉冲干扰能力的四方扁平芯片封装结构
CN211238248U (zh) 半导体封装
JPH1140709A (ja) 半導体実装構造およびその製造方法
JPS607741A (ja) 混成集積回路装置
JPH08255811A (ja) 電子部品の接続装置
JPS58122776A (ja) 半導体装置
JP3296168B2 (ja) 半導体装置
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JP2867710B2 (ja) プラスチック・ピン・グリッド・アレイ
CN211879381U (zh) 一种具有高抗电磁脉冲干扰能力的倒装焊芯片封装结构