JPH04123447A - 半導体実装装置及び実装方法 - Google Patents

半導体実装装置及び実装方法

Info

Publication number
JPH04123447A
JPH04123447A JP2242511A JP24251190A JPH04123447A JP H04123447 A JPH04123447 A JP H04123447A JP 2242511 A JP2242511 A JP 2242511A JP 24251190 A JP24251190 A JP 24251190A JP H04123447 A JPH04123447 A JP H04123447A
Authority
JP
Japan
Prior art keywords
chip
pad
inner lead
film carrier
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2242511A
Other languages
English (en)
Inventor
Hirohiko Izumi
和泉 裕彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2242511A priority Critical patent/JPH04123447A/ja
Publication of JPH04123447A publication Critical patent/JPH04123447A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、半導体チップのTAB技術における半導体装
置用フィルムキャリアと接続法に関する。
(従来の技術) 従来のTAB技術における半導体チップの端子(パッド
)配列とフィルムキャリア及びその接続法を第3図に示
す。半導体チップ(31)は、チップの周辺の四辺にパ
ッド(32)を配列し、パッドより内側に能動素子領域
を構成している。一方、フィルムキャリアは、ポリイミ
ドやポリエステルなどの樹脂フィルム(34)とその上
に銅箔で構成された配線(37)からなり、チップとの
接続用のインナーリード(35)とプリント基板やパッ
ケージとの接続用のアウターリード(3B)からなって
いる。インナーリード(35)とパッド(32)との接
続には、バンプ(33)という金属(Auや半田など)
からなる突起物をインナーリード(35)あるいはパッ
ド(32)上に設け、パッド(32)とインナーリード
(35)の位置合せをしたのち、インナーリード・ボン
ディング用ツール(39)を用い、加熱装置(40)に
よりツール(39)を加熱しく450℃〜500℃)イ
ンナーリード(35)とバンブ(33)、パッド(32
)を荷重(40〜50gr/バンブ)(41)により一
括して圧着することによって得ている。
従って、フィルムキャリアのインナーリード部の開口部
(38)は、半導体チップの外形より大きく、またフィ
ルムキャリアのアウターリード部もチップの外形より大
きい構造となっている。また、インナーリードボンディ
ング用ツール(39)もチップの周辺部のパッド(32
)とバンブ(33Lインナーリード(35)を熱圧着す
るため、チップ(3I)のパッド(バンブ)配列に従っ
た外形を有する一体型の構造となっている。
半導体チップは高機能化、高密度化に伴い、チップ面積
の増大とパッド数の増加が著しくなってきている。例え
ば、チップ面積は15〜18+am口、  ″ラド数は
500〜1000が要求されている。パッドをチップの
周辺に設けた従来の方法では、パッドとパッド間の間隔
(パッドピッチ)を小さくすることにより比較的多数の
パッド数をとり得る利点があるが、大形のチップの外周
部をTAB法でフィルムキャリアの樹脂フィルム及び多
数のインナーリードで強固に固定することになる。フィ
ルムキャリアとチップを接続するには、加熱と荷重によ
る熱圧着を用いるため、チップとフィルムキャリアの樹
脂フィルムとの熱膨張係数の差(約1桁)により、チッ
プの四角部とフィルムキャリアの樹脂フィルム及びイン
ナーリードの四角部に過大な応力がかかることになる、
この過大な応力は、チップの面積が大きくなる程特にチ
ップの四角部で大きくなり、チップの破壊や、インナー
リード切れ、樹脂フィルム切れなどが発生する、また、
接続後の実使用時における熱履歴により、応力疲労が生
じ同じく不良が発生し易くなって行く。
さらに、インナーリードを接続する際に用いるインナー
リードボンディング用ツールも、チップ面積の増大に伴
い、大型化し、重量の増加による荷重調整が難かしくな
ったり、慣性が大きくなるためボンディング工程に要す
る時間が長くなったりする。また、チップの四辺に均等
に荷重がかかるようにするためのツール先端面の平坦性
やツール接触面とインナーリード間の平行性の維持も難
かしくなる。
さらに、バンブの高さが不均一な場合にも、平坦性や平
行性が悪くなると部分的に過大な荷重が加わり、チップ
の破壊や、荷重の加わらない部分での接続不良が発生し
易くなる。ボンディング用ツールが大型化すると、ツー
ル全体の均等加熱も難しく接続温度にムラが生じ、特に
チップ周辺部の部分的なパッドとバンブ及びインナーリ
ード間の接続強度に同様にバラツキが発生する。
一方、チップの周辺部のパッドにインチルリードを接続
するためアウターリードの先端を結ぶフィルムキャリア
の外形はチップより大きい構造となる。即ち、従来のチ
ップの周辺部にパッドを設けた半導体装置用フィルムキ
ャリアはフィルムキャリアに、チップの外周とほぼ等し
いか大きい開口部が必要なため、アウタリードを含むフ
ィルムキャリアの外周は、チップより、より大きくなる
一方、フィルムやキャリアの樹脂フィルム部分の巾(外
形と開口部の間)を狭くすると、配線を支えるための充
分な強度や、インナーリード・ボンディングを行う際に
重要な平坦性を維持できなくなる。強度や平坦性を維持
するため、樹脂フィルムの厚みを増やすことは、フィル
ムキャリアの可撓性を減することであり、テープ・リー
ル供給により巻き取り可能、薄型実装等の本来のフィル
ムキャリアの特徴を失わせることになる。
(発明が解決しようとする課題) 以上述べたように、従来の技術は半導体チップの大型化
や多パッド化に対し、熱応力に対する耐強度やインナー
リードの均一なボンディング等に充分に対応できない問
題点を有している。本発明は上記した問題点に鑑みてな
されたものであり、高信頼性の半導体装置用フィルムキ
ャリア及び接続法を提供することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明は、半導体チップの端子即ちパッドが、チップの
周辺部以外のチップ内領域に集中的に配置、配列された
半導体装置と開口部を半導体チップの外形より小さくし
たフィルム・キャリアとを用い、フィルムキャリアのリ
ードと半導体チップのパッドとを接続することを特徴と
する。
また、半導体チップより小さな加熱押圧面を有するボン
ディング治具を用いてリードと端子を接続することを特
徴とする。
(作  用) 本発明によれば、チップの大型化、多パッド化に対応し
てパッドをチップの周辺部以外のチップ内に集中的に配
置配列したチップとそれに対応したインナーリード部の
開口部がチップ外形より小さいフィルム・キャリアを用
いることによって、インナーリードボンディング時の熱
応力や信頼性試験、実使用時における熱履歴による熱応
力疲労が著しく軽減される。また開口部が小さいため、
フィルム・キャリアの樹脂フィルム部の巾が大きくとれ
、可撓性を損なわずに、平坦化と配線を支持するに充分
な強度を維持できる。さらに、アウターリードピッチと
インナーリードピッチのピッチ拡大率が大きくとれるた
め、アウターリードピッチのピッチ巾の狭い、例えば、
パッケージとチップとの接続のような利用に好適なフィ
ルム・キャリアを構成できる。また、フィルムキャリア
の樹脂フィルムの外形をチップの外形より小さいか等し
いかあるいは大きくしてもアウターリードを設けること
ができる。
一方、インナーリードボンディング用ツールは、パッド
、バンブ、インナーリードとを接続するに、接続部分が
チップ内に集中的に配置、配列されているため、チップ
の面積より小さい接触面で圧着できる。圧着する接触面
が小さくなると、ツール自体も小型になりその接触面の
平坦性、ツール先端部とインナーリード用の平行性が比
較的容易にとれ、加熱用のパワーが少なく、かつ、ツー
ル内で均等な熱分布が容易につくれ加熱圧着の条件(温
度、荷重)が均一化され、良質なボンディングが得られ
る。ツール自体が小型になることにより荷重調整も容易
であり、慣性が少なくなるので荷重の繰返し時間も速や
かになる。
(実施例) 第1図は本発明の一実施例で半導体チップのパッドの配
置・配列例とそれに接続したフィルムキャリア及び接続
する場合に用いるインナーリードボンディング用ツール
を模式的に示している。
(b)図は、半導体チップにフィルムキャリアを接続し
た状態の上面図であり、(a)図はI−1’断面を示す
。(C)は接続部の拡大図である。
集積回路が形成された半導体チップ(11)上には通常
の多層配線プロセスにより、あるいは、新たに樹脂膜の
ような絶縁膜を付加したのち配線を施し形成して回路動
作のための電極パッド(12)が設けられ、Auや半田
等の金属突起物(13) (バンブ)が、パッド(12
)上あるいはインナリード(15)の先端に設けである
。パッド(12)は半導体チップ(11)の周辺部以外
のチップ内の破線が示した能動素子領域(D)上に集中
的に配置、配列して設けである。
フィルムキャリアはポリイミドやポリエステルなどの樹
脂フィルム(14)とその上に銅箔等により構成した配
線(17)からなり、半導体チップのパッド構造に合わ
せ、樹脂フィルム(14)の開口部(18)をチップ(
11)の外形より小さくし、インナリード部(15)を
設け、樹脂フィルム(14)の外形をチップ(ll)の
外形より大きいか等しい構造としている。組立てはパッ
ド(12)とインナリード(15)を位置合せし、バン
ブ(13)を介して、金属製のインナボンディング用ツ
ール(19)で加熱圧着(21) (いわゆるTAB法
)する。インナーリードボンディング用ツル(19)は
、パッド配置、配列部が小面積のため、即ちボンディン
グ治具は加熱押圧面がチップより小さく設計されており
、小型軽量にでき、また加熱装置(20)も小容量で良
く、ツール内での温度分布も均一にできる効果がある。
アウターリード(1B)は、フィルムキャリアとプリン
ト基板あるいはパッケージと接続するために用いる。
この実施例では、パッド配置、配列部がチップの中心部
となっているが、集中的にパッド群が構成されていれば
、外周部を除き、チップ内のどの位置でも良い。
第2図は、変形例を示したもので、パッド(12)及び
バンブ(13)をチップの外周辺を除くチップ内に直線
的に配置配列した場合を示しである。アウタリード(1
B)はフィル・キャリアの四辺からでも或いは二辺から
とり出してもかまわない。この場合、インナリードボン
ディング用ツール(19)は、熱圧着時に直線上の線に
近い接触面構造となるため、矩形状の接触面より、より
一層の事項性、平行性が得られる利点がある。また軽量
、小型となる上、温度分布も良い。
以上、本発明を実施例をもとに説明したが、これらに限
らず種々変形して実施できることは勿論である。
[発明の効果] 以上述べたように本発明によれば、半導体チップの大型
化、多パッド化に対応した信頼性の高い接触法を得るこ
とができる。
【図面の簡単な説明】
第1図及び第2図は、本発明の実施例の半導体チップと
フィルムキャリアの接続関係を示す図、第3図は、従来
の半導体チップとフィルムキャリアの接続関係を示す図
である。図において、11・・・半導体チップ、12・
・・パッド、13・・・バンブ、14・・・樹脂フィル
ム、15・・・インナーリード、16・・、アウターリ
ード、18・・樹脂フィルム開口部、19・・インナー
リードボンディング用ツール、2o・・・加熱ヒータ、
21・・・荷重方向。

Claims (2)

    【特許請求の範囲】
  1. (1)端子が内部領域上に配列して設けられた半導体チ
    ップと、この半導体チップに対向して設けられ、半導体
    チップより小さな開口を有する可撓性フィルムと、この
    可撓性フィルム上に設けられて一端部が前記半導体チッ
    プの端子に接続された配線とを備えたことを特徴とする
    半導体実装装置。
  2. (2)請求項(1)記載の半導体実装装置の端子と可撓
    性フィルム上の配線との接続に際し、半導体チップより
    小さな加熱押圧面を有するボンディング治具を用いるこ
    とを特徴とする実装方法。
JP2242511A 1990-09-14 1990-09-14 半導体実装装置及び実装方法 Pending JPH04123447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2242511A JPH04123447A (ja) 1990-09-14 1990-09-14 半導体実装装置及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2242511A JPH04123447A (ja) 1990-09-14 1990-09-14 半導体実装装置及び実装方法

Publications (1)

Publication Number Publication Date
JPH04123447A true JPH04123447A (ja) 1992-04-23

Family

ID=17090193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2242511A Pending JPH04123447A (ja) 1990-09-14 1990-09-14 半導体実装装置及び実装方法

Country Status (1)

Country Link
JP (1) JPH04123447A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700730B1 (en) 1998-11-26 2004-03-02 Hitachi Global Storage Technologies Netherlands B.V. Method of using an integral parameter for correct placement of a read/write head

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700730B1 (en) 1998-11-26 2004-03-02 Hitachi Global Storage Technologies Netherlands B.V. Method of using an integral parameter for correct placement of a read/write head

Similar Documents

Publication Publication Date Title
JP2602076B2 (ja) 半導体装置用リードフレーム
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
JPH07245360A (ja) 半導体パッケージおよびその製造方法
US6396155B1 (en) Semiconductor device and method of producing the same
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPH07193162A (ja) ボールグリッドアレイ半導体装置及びその実装基板
JP2570468B2 (ja) Lsiモジュールの製造方法
JPH04123447A (ja) 半導体実装装置及び実装方法
JP2001185585A (ja) 半導体装置およびその製造方法
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JP2907195B2 (ja) 半導体装置の製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH07226455A (ja) 半導体パッケージおよびその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH08222655A (ja) 電子部品の電極構造とその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JP2001015627A (ja) 半導体装置および半導体装置の製造方法
JP2624212B2 (ja) Tabテープ
JPH06232199A (ja) フリップチップicの実装構造
JPH07120743B2 (ja) 半導体装置用リードフレーム
JPH0479260A (ja) 半導体装置
JPH11149969A (ja) 半導体装置の検査装置用ソケット
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法
JPS615535A (ja) 半導体装置