JPH04123557A - ループバック回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジタル伝送装置において障害発生時の試験回路とし
て用いられているループバック回路に係リ、自回線と非
同期の対向回線のクロック信号を折り返し出力する際に
生ずるクロックパルス幅の短縮（クロックハザード）の
防止が可能なループバック回路に関し、 クロック信号が互いに非同期の一対の回線を、該クロッ
クの何れとも非同期のループバック制御信号で切替でル
ープバックを行う場合に、クロックハザードによる不正
データの伝播を防止することを目的とする。　ループバ
ック制御信号により出力クロック信号を自回線の入力ク
ロック信号から対向回線の入力クロック信号にクロック
ハザード鎖しに切替えるクロックセレクタ回路と、該ル
ープバック制御信号により該出力クロック信号の切替に
同期して出力データ信号を自回線の入力データ信号から
対向回線の入力データ信号に切替えるデータセレクタ回
路とを有する構成であり、さらに、クロックセレクタ回
路は、ループバック制御信号を自回線のクロック信号に
同期して保持する第１のフリップフロップ回路と、該ル
ープバック制御信号を対向回線のクロック信号に同期し
て保持する第２のフリップフロップ回路と、第２のフリ
ップフロップ回路の保持出力とループバック制御信号の
反転信号とが入力されその出力で第】のフリップフロッ
プの保持動作を禁止する第１の論理ゲートと、第１のフ
リップフロップ回路の保持出力とループバック制御信号
とが入力されその出力で第２のフリップフロップの保持
動作を禁止する第２の論理ケートと、第１のフリップフ
ロップ回路の保持出力によって自回線のクロック信号を
伝達させる第３の論理ゲートと、第２のフリップフロッ
プ回路の保持出力によって対向回線のクロック信号を伝
達させる第４の論理ゲートと、第１の論理ゲートを伝達
した自回線のクロック信号と第２の論理ゲートを伝達し
た対向回線のクロック信号との論理和を出力する論理ケ
ートとを備えている構成である。

〔産業上の利用分野〕

本発明は、ディジタル伝送装置において障害発生時の試
験回路として用いられているループバック回路に係り、
自回線と非同期の対向回線のクロック信号を折り返し出
力する際に生ずるクロックパルス幅の短縮（クロックハ
ザード）の防止が可能なループバック回路に関する。

〔従来の技術〕

第６図は、本発明が対象とするループバック回路の構成
図である。デジタル伝送装置におけるループバック回路
は、クロック信号のパスを設定するクロックループバッ
ク回路ｌと、データ信号の折り返しパスを設定するデー
タループバック回路２とを有する。

そして、ループバック制御信号ＬＯＯＰが“Ｌ”の場合
には、実線で示すパスを介して入力クロックおよびデー
タは上りと下りそれぞれ同一回線に出力され、ＬＯＯＰ
が“Ｈ”の場合には、点線で示すパスを介して入力クロ
ックおよび入力データは対向回線に折り返される。

これらのループバック回路はループバック制御信号によ
って二つの入力を選択して出力するセレクタ回路から構
成される。従来のセレクタ回路の一例を第７図に示す。

これは上りと下りの両回線への出力を選択するＡ側、Ｂ
側の二つのセレクタ回路２Ａ、　２Ｂからなる。

例えばＡ側のセレクタ回路２Ａについて説明すると、自
回線のクロック信号ＣＫＡｉ　（またはデータ信号ＤＡ
ｉ）と対向回線のクロック信号ＣＫＢｉ（またはデータ
信号ＤＢｊ）とが一方の入力端子にそれぞれ供給される
二つのＡＮＤゲート１１．１２と、該２つのＡＮＤゲー
ト１１１２の出力の論理和をとって自回線に出力クロッ
ク信号ＣＫＡｏ（または出力データ信号ＤＡＯ）を出力
するＯＲゲート１３からなり、ＡＮＤゲート１２．１１
の他方の入力端子には、ループバック制御信号ＬＯＯＰ
とその反転信号がそれぞれ入力されている。そしてルー
プバック制御信号ＬＯＯＰが“Ｌ”のときは、ＡＮＤゲ
ート１１を伝播した自回線のクロック信号ＣＫＡｉ　（
またはデータ信号ＤＡｉ　）が選択出力され、ループバ
ック制御信号ＬＯＯＰが“Ｈ”に変化すると、対向回線
のクロック信号ＣＫＢ　ｉ　（またはデータ信号ＤＢｉ
）が選択出力されるようになっている。

この回路はロジック素子による組合せ回路で構成されて
いるので、上記の出力の切替はループバック制御信号に
同期して行われる。

〔発明が解決しようとする課題〕

ところで、ディジタル通信回線では、上り下りの二組の
被切替信号は互いに同期しておらず、ループバック制御
信号ＬＯＯＰもこれらの何れとも同期していないのが通
常である。このためループバック制御信号が、クロック
パルスの途中のタイミングで変化すると出力クロック信
号のクロックパルス幅が短縮されたり、切替後のクロッ
ク信号のパルス幅が狭くなったりするクロックハザード
が生じ、不正データ信号が伝播してしまいアラーム発生
回路等の周辺回路を誤動作させ、ソフトウェアが別処理
をしてしまうという問題があった。

本発明は上記問題点に鑑み創出されたもので、クロック
信号が互いに非同期の一対の回線を、該クロックの何れ
とも非同期のループバック制御信号で切替でループバッ
クを行う場合に、クロックハザードによる不正データの
伝播を防止することを目的とする。

〔課題を解決するための手段〕

第１図は本発明のループバック回路の原理図である。

上記問題点を解決するために、本発明のループバック回
路は、第１図に示すように、 ループバック制御信号により出力クロック信号を自回線
の入力クロック信号から対向回線の入力クロック信号に
クロックハザード無しに切替えるクロックセレクタ回路
４と、該ループバック制御信号により該出力クロック信
号の切替に同期して出力データ信号を自回線の入力デー
タ信号から対向回線の入力データ信号に切替えるデータ
セレクタ回路５とを有する構成であり、さらに、クロッ
クセレクタ回路は、ループバック制御信号を自回線のク
ロック信号に同期して保持する第１のフリップフロップ
回路と、該ループバック制御信号を対向回線のクロック
信号に同期して保持する第２のフリップフロップ回路と
、第２のフリップフロップ回路の保持出力とループバッ
ク制御信号の反転信号とが入力されその出力で第１のフ
リップフロップの保持動作を禁止する第１の論理ゲート
と、第１のフリップフロップ回路の保持出力とループバ
ック制御信号とが入力されその出力で第２のフリップフ
ロップの保持動作を禁止する第２の論理ゲートと、第１
のフリップフロップ回路の保持出力によって自回線のク
ロック信号を伝達させる第３の論理ゲートと、第２のフ
リップフロップ回路の保持出力によって対向回線のクロ
ック信号を伝達させる第４の論理ゲートと、第１の論理
ゲートを伝達した自回線のクロック信号と第２の論理ゲ
ートを伝達した対向回線のクロック信号との論理和を出
力する論理ゲートとを備えた構成である。

〔作用〕

ループバック制御信号の切替が入力クロック信号のどの
タイミングで行われようとも、第１と第２のフリップフ
ロップ路の保持出力の論理状態が切替わるタイミングは
それぞれに自回線の入力クロックと対向回線の入力クロ
ックのタイミングによって規定されるようになる。即ち
、クロック信号の切替はループバック制御信号が切替え
られても直ちには行われず、切替えられるクロック信号
の位相によって定められるタイミングで行われるように
なる。

これにより、互いに独立した自回線と対向回線の二つの
クロック信号をノイズ性の短幅パルスを伴うことな（切
替え選択して折り返えし出力することができる。またデ
ータ信号はこれに同期して切替るので正常でデータ信号
を折り返すことができる。

〔実施例〕

以下添付図により本発明の詳細な説明する。

第２図は、本発明のループバック回路のブロック図であ
る。図において、２はクロックループバック回路、３は
データループバック回路である。

クロックループバック回路２は、Ａ側とＢ側の二つのク
ロックセレクタ回路４Ａ、　４Ｂとからなる。各セレク
タ回路は、Ｓ端子へ印加されるループバック制御信号Ｌ
ＯＯＰに応じて、Ｘ、Ｙの二人力の一方を選択してＺ端
子から出力する。例えば、Ａ側のクロックセレクタ回路
４Ａは通常は自回線の入力クロック信号ＣＫＡ　ｉをそ
のまま自回線出力ＣＫＡｏとして出力しており、ループ
バック制御信号の切替指示により対向回線の入力クロッ
ク信号ＣＫＢ　ｉに切替で出力する。またデータループ
バック回路３は同様にデータ信号を折り返すＡ側とＢ側
の二つのデータセレクタ回路５Ａ、　５Ｂよりなる。

本発明では、クロックループバック回路に用いるセレク
タ回路をクロックハザードを発生しない回路としたこと
を特徴とするものであるから、第３図により、回線Ａ（
自回線）に入力されたクロック信号を回線Ｂ（対向回線
）に入力されたクロック信号に切り換えるＡ側のクロッ
クセレクタ回路４Ａを説明する。

第３図のクロックセレクタ回路は、互いに独立して同期
関係にない自回線と対向回線の二つのクロック信号ＣＫ
Ａ　ｉとＣＫＢ　ｉをループバック制御信号Ｌ００Ｐに
よって切替選択して自回線のクロック信号ＣＫＡｏとし
て出力するものであって、第１．第２の二つのＤ型フリ
ップフロップ回路４１．４２および第１〜第５の５つの
論理ケート４３〜４７などによって構成される。

第１のフッリプフロップ回路４１は、ループバック制御
信号ＬＯＯＰの反転出力を自回線のクロック信号ＣＫＡ
ｊの立下りに同期して保持する。Ｄはデータ入力端子、
Ｃは同期クロック入力端子、Ｑは保持出力端子、Ｒはリ
セット端子である。

第２のフッリプフロップ回路４２は、上記ループバック
制御信号ＬＯＯＰの正相出力を対向回線のクロック信号
ＣＫＢ　ｉの立下りに同期して保持する。この場合もＤ
はデータ入力端子、Ｃは同期クロック入力端子、Ｑは保
持出力端子、Ｒはリセット端子である。

そして、第１のフリップフロップ回路４１の保持出力Ｑ
１は、ループバック制御信号ＬＯＯＰと論理ゲート４３
によって論理積がとられ、その出力が第２のフリップフ
ロップ回路４２のリセット端子Ｒに、また第２のフリッ
プフロップ回路４２の保持出力Ｑ２は、ループバック制
御信号ＬＯＯＰの反転信号と論理ゲート４４によって論
理積がとられ、その出力が第１のフリップフロップ４１
のリセット端子Ｒにそれぞれ与えられるようになってい
る。これにより、第１のフリッフロップ回路４１の保持
動作は、第２のフリップフロップ回路４２の保持出力と
ループバック制御信号の反転信号との論理積で禁止され
、第２のフリッフロップ回路４２の保持動作は、第１の
フリップフロップ回路４１の保持出力とループバック制
御信号の論理積で禁止されるようになっている。

第３の論理ゲート４５はＡＮＤゲートで、第１のフリッ
プフロップ４１の保持出力Ｑ１が能動状態である“Ｈ”
でかつループバック制御信号ＬＯＯＰが“Ｌ”の時、自
回線のクロック信号ＣＫＡ　ｉを通過させる。

第４の論理ゲート４６もＡＮＤゲートで、上記第２のフ
リップフロップ回路４２の保持出力Ｑ２が能動状態であ
る“Ｈ”レベルでかつループバック制御信号ＬＯＯＰが
“Ｈ”レベルのときに、対向回線の入力クロック信号Ｃ
Ｋ旧を通過させる。

第５の論理ゲート４７は、ＯＲゲートであって、第３の
論理ゲート４５を通過した自回線の入力クロック信号Ｃ
ＫＡ　ｉと第４の論理ゲート４６を通過した対向回線の
入力クロック信号ＣＫＢ　ｉとの論理和を出力する。こ
の論理和信号がクロックセレクタ回路の自回線の出力ク
ロック信号ＣＫＡｏとなる。４８はインバータであって
、第１のフリップフロップ回路４１に入力されるループ
バック信号ＬＯＯＰの論理を反転させるために設けられ
ている。

上記はＡ側のクロックセレクタ回路を説明したが、Ｂ側
のクロックセレクタ回路は同図において入出力信号ＣＫ
Ａｉ、　ＣＫＢｉ、　ＣＫＡｏをそれぞれ括弧内の如＜
　ＣＫＢｉ、　ＣＫＡｉ、　ＣＫＢｏに置き換えたもで
ある。

第４図は、第３図に示したクロックセレクタ回路の動作
タイムチャートである。

同図に示すように、まずＡ側のセレクタ回路では、ルー
プバック制御信号ＬＯＯＰが“Ｌ”レベルのときは、ル
ープバック制御信号の反転信号の“Ｈ”が第１のフリッ
プフロップ回路４１のＤ端子に入力され、かつ該反転信
号の“Ｈ”と第２のフリップフロップ回路４２の保持出
力Ｑ２の“Ｌ”とによって論理ゲート４４の出力ｘ２の
“Ｌ”がリセット端子Ｒに入力されるので、第１のフリ
ップフロップ回路４１の保持出力Ｑｌは“Ｈ”レベルと
なり、自回線の入力クロック信号ＣＫＡ　ｉが選択され
て出力される。このとき、第２のフリップフロップ回路
４２は、ループバック制御信号の“Ｌ”がＤ端子に入力
されているので、保持出力は“Ｌ”となり対向回線の入
力クロック信号ＣＫＢ　ｉの出力は阻止されて、順方向
のクロック伝送が行われる。

またループバック制御信号が“Ｈ”レベルのときは、ル
ープバック制御信号の“Ｈ”が第２のフリップフロップ
回路４２のＤ端子に入力され、かつ該ループバック信号
の“Ｈ”と第１のフリップフロップ回路４１の保持出力
Ｑｌの“Ｌ”とにより論理ゲート４３の出力Ｘ１の“Ｌ
”がリセット端子に入力されるので、第２のフリップフ
ロップ回路４２の保持出力Ｑ２は“Ｈ”レベルとなり、
対向回線の入力クロック信号ＣＫＢ　ｉが選択されて出
力される。このとき、第１のフリップフロップ回路４１
は、ループバック制御信号の反転信号の“Ｌ”がＤ端子
に入力されているので、保持出力は“Ｌ”となり自回線
の入力タロツク信号ＣＫＡ　ｉの出力は阻止されて、ル
ープバックパスが形成される。

Ｂ側のセレクタ回路でも、開講にしてループバック制御
信号ＬＯＯＰが“Ｌ”のときは、自回線の入力クロック
信号ＣＫＢ　ｉが、またＬＯＯＰが“Ｈ”のときは、対
向回線の入力クロック信号ＣＫＡ　ｉが出力される。

ここで例えば、第４図の中央に示すように、−方のクロ
ック信号ＣＫＡ　ｉが“Ｈ”レベルの途中でかつ他方の
クロック信号ＣＫＢ　ｉが“Ｌ”レベルの途中の時点で
、ループバック制御信号ＬＯＯＰが“Ｌ”から“Ｈ”に
切替えられた場合について説明する。Ａ側のセレクタ回
路では、第１のフリップフロップ回路４１の保持出力Ｑ
１は、自回線の入力クロック信号ＣＫＡｉが残りの“Ｈ
”レベルの区間を終えて立ち下がる時点までそのまま保
持される。このため、出力中のクロック信号ＣＫＡ　ｉ
のパルス幅は短縮されることなく、完全なりロックパル
スが出力される。またＬＯＯＰの切替えによって、論理
ゲート４３の出力Ｘ１は“Ｈ”となり第２のフリップフ
ロップ回路４２がリセットされる。モしてＣＫＡ　ｉの
立下りによって、第１のフリップフロップ回路４１がＬ
ＯＯＰの反転信号の“じをサンプリングして保持出力Ｑ
ｌが“Ｌ”となると、論理ゲート４５は自回線のクロッ
ク信号ＣＫＡ　ｉの出力を停止するとともに、第２のフ
リップフロップ回路４２のリセットを解除する。その後
の対向回線のクロック信号ＣＫＢ　ｉの立下り時点で、
第２のフリップフロップ回路４２の保持出力Ｑ２は“Ｌ
″となり、ＣＫＡｏには対向回線から入力されたクロッ
ク信号ＣＫＢ　ｉが出力される。このクロックは幅短と
なるとなく完全なりロックパルスが出力される。

またＢ側のセレクタ回路では１、自回線の入力クロック
信号ＣＫＢ　ｉが“Ｌ”レベルのとき、ＬＯＯＰが切替
えられるため、次のクロックの立ち下がり時点まで第１
のフリップフロップ回路４１の保持出力Ｑｌは“Ｈ”の
まま保持される。一方、ＬＯＯＰの切替えによって、論
理ゲート４３の出力は“Ｈ”となり第２のフリップフロ
ップ回路４２がリセットされる。そしてＣＫＢ　ｉの立
下りによって、第１のフリップフロップ回路４１がＬＯ
ＯＰの反転信号の“Ｌ″をサンプリングして保持出力Ｑ
１が“Ｌ″となると、論理ゲート４５は自回線のクロッ
ク信号ＣＫＢ　ｉの出力を停止するとともに、第２のフ
リップフロップ回路４２のリセットを解除する。切替先
のＣＫＡ　ｉの最初の立下り時点はこのリセット期間中
に当たるため第２のフリップフロラ回路４２の保持出力
は“Ｌ”のまま変化せず、その次のクロック信号ＣＫＡ
ｉの立下り時点で始めて保持出力Ｑ２は“Ｈ”となり、
ＣＫＢｏには対向回線から入力されたクロック信号ＣＫ
Ａｉが出力される。

つまり、切替先クロックの途中にＬＯＯＰが切替られて
も、そのクロックパルスは幅短となるとなく完全なりロ
ックパルスが出力される。

このように、切替後に出力となる対向回線の入力クロッ
ク信号の出力を制御する第２のフリップフロップ４２を
、切替前に出力されている自回線のクロック信号の出力
停止が完了するまでリセットし、クロック信号の立下り
によってリセット解除と、切替後のクロック信号の出力
開始を制御させるので、クロック信号のパルス幅は正常
に確保される。

第５図は、データ用のループバック回路に用いられるデ
ータセレクタ回路を示す。これは第７図で前述したロジ
ック素子の組合せ回路５１に、クロックループバック回
路から出力されるハザード無しのクロック信号ＣＫの立
下りおよび立上りでラッチする２段のＤ形フリップフロ
ップ回路５２．５３を付加したもので、これによってル
ープバック制御信号ＬＯＯＰに同期して組合せ回路５１
で切替えられたデータ信号の整形およびタイミング調整
を行いクロックに同期して出力する。

〔発明の効果〕

以上説明した如く、本発明のループバック回路によれば
、クロックと該クロックに同期したデータとを１組とす
る非同期の２組の信号を、それらに対してさらに非同期
のループバック制御信号で切替える際に、クロックバザ
ードに起因する不正データの伝播を防止することが可能
となり、伝送システムにおけるアラーム検出を正確に行
えるという効果がある。

【図面の簡単な説明】

第１図は、本発明のループバック回路の原理図、第２図
は、本発明のループバック回路の実施例ブロック図、 第３図は、実施例のクロックセレクタ回路の構成図、 第４図は、クロックセレクタ回路の動作タイムチャート
、 第５図は、実施例のデータセレクタ回路の構成図、 第６図は、本発明が対象とするループバック回路の構成
図、 第７図は、従来のセレクタ回路を示す図、である。 図において、 クロックループバック回路、３−データループバック回
路、４Ａ、　４Ｂ・・−クロックセレクタ回路、４１．
４２−−フリップフロップ回路、４３〜４７−・−・論
理ゲート、５Ａ、　５Ｂ・−データセレクタ回路、５２
．５１−・フリップフロップ回路、 である。 ルーアバ′・・」フ制飢信懲 水光帆○ルーアバ・す７回路０雁琢閃 ｖ１　　１　　　図 η 図 藁 図 ＯＱＰ フロ・νクセレフク［１ｌｆｆｔＨＦり４ム十ヤード第
　　４　　図 「−ｍ− ｒ′ｒｆｉ！セ１１０デークセしグダ回錫の猜爪図￥１
５図

Claims (1)

1. 【特許請求の範囲】 １、ループバック制御信号により出力クロック信号を自
   回線の入力クロック信号から対向回線の入力クロック信
   号にクロックハザード無しに切替えるクロックセレクタ
   回路（４）と、該ループバック制御信号により該出力ク
   ロック信号の切替に同期して出力データ信号を自回線の
   入力データ信号から対向回線の入力データ信号に切替え
   るデータセレクタ回路（５）とを有することを特徴とす
   るループバック回路。 ２、クロックセレクタ回路は、ループバック制御信号を
   自回線のクロック信号に同期して保持する第１のフリッ
   プフロップ回路と、該ループバック制御信号を対向回線
   のクロック信号に同期して保持する第２のフリップフロ
   ップ回路と、第２のフリップフロップ回路の保持出力と
   ループバック制御信号の反転信号とが入力されその出力
   で第１のフリップフロップの保持動作を禁止する第１の
   論理ゲートと、第１のフリップフロップ回路の保持出力
   とループバック制御信号とが入力されその出力で第２の
   フリップフロップの保持動作を禁止する第２の論理ゲー
   トと、第１のフリップフロップ回路の保持出力によって
   自回線のクロック信号を伝達させる第３の論理ゲートと
   、第２のフリップフロップ回路の保持出力によって対向
   回線のクロック信号を伝達させる第４の論理ゲートと、
   第１の論理ゲートを伝達した自回線のクロック信号と第
   ２の論理ゲートを伝達した対向回線のクロック信号との
   論理和を出力する論理ゲートとを備えていることを特徴
   とする請求項１記載のループバック回路。