JPH04124988A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH04124988A JPH04124988A JP2243912A JP24391290A JPH04124988A JP H04124988 A JPH04124988 A JP H04124988A JP 2243912 A JP2243912 A JP 2243912A JP 24391290 A JP24391290 A JP 24391290A JP H04124988 A JPH04124988 A JP H04124988A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- output
- signals
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、色フィルタを装着した撮像素子の出力信号を
処理する信号処理装置に関し、特に八−Ｄ（アナロクー
ディシタル）変換装置に関するものである。本発明は、
ディジタルビデオカメラ。
処理する信号処理装置に関し、特に八−Ｄ（アナロクー
ディシタル）変換装置に関するものである。本発明は、
ディジタルビデオカメラ。
スチルビデオカメラ１着脱式半導体メモリをもつスチル
ビデオカメラなどに適用できる。
ビデオカメラなどに適用できる。
最近の半導体技術の進歩により、ヒデオレートのような
高速で、しかも、９〜１０ビット精度のＡ−Ｄ変換器が
入手可能になってきたが、またまた高価である。また、
特願昭６３−２９６７３２号や特願平１−２５０６８９
号で述へたように、撮像素子に、特に補色のフィルタが
使用されている場合は、色成分か差成分としてヘースハ
ントの信号の上に変調されているので、より高ヒツト数
のＡ−Ｄ変換器が必要になり、この種の装置のコスト高
を招いていた。
高速で、しかも、９〜１０ビット精度のＡ−Ｄ変換器が
入手可能になってきたが、またまた高価である。また、
特願昭６３−２９６７３２号や特願平１−２５０６８９
号で述へたように、撮像素子に、特に補色のフィルタが
使用されている場合は、色成分か差成分としてヘースハ
ントの信号の上に変調されているので、より高ヒツト数
のＡ−Ｄ変換器が必要になり、この種の装置のコスト高
を招いていた。
〔発明が解決しようとする５題）
この問題を解決するへく、本発明者等は、前記特願昭６
３−２９６７３２号にて画素ごとの信号の差分をＡ−Ｄ
変換し、この結果から元の信号を復調する手法や、前記
特願平１−２５０６８９号にて同一の色フィルタの信号
の差分をＡ−Ｄ変換し、この結果から、元の信号を復調
する手法を提案した。特に、第１１図に示す前記特願平
１−２５０６８９号にて開示したＤ Ｐ ＣＭ （ｄｉ
ｆｆｅｒｅｎｔｉａｌ ＰＣＭ）の手法は、水平方向に
隣り合ってはいないが、互いに近傍にあり、かつ、同一
の色フィルタが装着さ４ている画素からの信号は、相関
が大きく、従って、その差分の分散が小さくなるのて、
その効果は大てあった。
３−２９６７３２号にて画素ごとの信号の差分をＡ−Ｄ
変換し、この結果から元の信号を復調する手法や、前記
特願平１−２５０６８９号にて同一の色フィルタの信号
の差分をＡ−Ｄ変換し、この結果から、元の信号を復調
する手法を提案した。特に、第１１図に示す前記特願平
１−２５０６８９号にて開示したＤ Ｐ ＣＭ （ｄｉ
ｆｆｅｒｅｎｔｉａｌ ＰＣＭ）の手法は、水平方向に
隣り合ってはいないが、互いに近傍にあり、かつ、同一
の色フィルタが装着さ４ている画素からの信号は、相関
が大きく、従って、その差分の分散が小さくなるのて、
その効果は大てあった。
しかし、第１１図のような構成において、より高解像度
の画質を得るために、撮像素子の水平方向の画素数をふ
やすと、−画素当りのクロック周波数が増し、フィード
バックループの演算をより高速に行なう必要か生し、ひ
いては装置全体のコスト高を招いていた。
の画質を得るために、撮像素子の水平方向の画素数をふ
やすと、−画素当りのクロック周波数が増し、フィード
バックループの演算をより高速に行なう必要か生し、ひ
いては装置全体のコスト高を招いていた。
例えば、水平方向の有効画素数を７６８個にとると、約
４５０〜４８０ＴＶ本の高解像度が実現てきるか、クロ
ックは４ｆｓｃ （１４，３２ＭＨｚ）程度になる。す
ると、第１１図のフィードバックループ内のすへての演
算即ち、Ａ−Ｄ変換器４０５、加算器４０７．Ｄ−Ａ変
換器４０９に必要な処理時間の和を約７０ｎｓｅｃ以内
に完了させなければならず、これは、装置のコスト高を
招いたり、あるいはその設計を非常に困難なものにして
いた。
４５０〜４８０ＴＶ本の高解像度が実現てきるか、クロ
ックは４ｆｓｃ （１４，３２ＭＨｚ）程度になる。す
ると、第１１図のフィードバックループ内のすへての演
算即ち、Ａ−Ｄ変換器４０５、加算器４０７．Ｄ−Ａ変
換器４０９に必要な処理時間の和を約７０ｎｓｅｃ以内
に完了させなければならず、これは、装置のコスト高を
招いたり、あるいはその設計を非常に困難なものにして
いた。
本発明は、以上の問題を解決するためなされたもので、
高鯖度てありなから、低コストで設計の容易な、ＤＰＣ
Ｍの手法を用いた信号処理装置を提供することを目的と
するものである。
高鯖度てありなから、低コストで設計の容易な、ＤＰＣ
Ｍの手法を用いた信号処理装置を提供することを目的と
するものである。
（課題を解決するための手段〕
前記目的を達成するため、本発明では、信号処理装置を
次の（１）のとおりに構成するものである。
次の（１）のとおりに構成するものである。
（１）空間的に近傍にありかつ同一の色フィルタが装着
された画素からの信号をサンプリングしホールドする手
段と、該手段の出力の差分をＡ−り変換するＤＰＣＭ型
Ａ−Ｄ変換手段とを有するチャンネルを複数組備えた信
号処理装置。
された画素からの信号をサンプリングしホールドする手
段と、該手段の出力の差分をＡ−り変換するＤＰＣＭ型
Ａ−Ｄ変換手段とを有するチャンネルを複数組備えた信
号処理装置。
（作 用）
前記構成によれば、各チャンネルにおける演算時間は、
１チヤンネルしかないときに比べ、約チャンネル数倍た
け長くとることかてきる。
１チヤンネルしかないときに比べ、約チャンネル数倍た
け長くとることかてきる。
以下本発明を実施例により詳しく説明する。
第１図は本発明の第１実施例である”ディジタルビデオ
カメラの信号処理装置”のブロック図である。図示装置
のＣＣＤ （ｃｈａｒｇｅ−ｃｏｕｐｌｅｄｄｅｖｉｃ
ｅ）撮像素子１０１の上には、第３図（ｂ）に示すよう
な補色のモザイクフィルタが装着され、図示していない
タイミングジェネレータとトライバで、インタレース走
査で水平−ラインごとに読み出される。すなわち、奇数
番目の走査では、Ｍｇ（マゼンタ）とＧｒ（クリーン）
か交互に、又偶数番目の走査では、Ｃｙ（シアン）とＹ
ｅ（イエロ）か交互に読み出される。これらの信号は、
アナログ処理部１０２で、相関２重サンプリングやブレ
ニーなどの処理をされて、２つのサンプルアンドホール
ド回路Ｓ／）１１０３゜１０４へ入力される。２つのＳ
／Ｈ１０３゜１０４のタイミングパルスφ１．φ２は、
位相か１８０°ずれており、例えばＭｇ（マゼンタ）。
カメラの信号処理装置”のブロック図である。図示装置
のＣＣＤ （ｃｈａｒｇｅ−ｃｏｕｐｌｅｄｄｅｖｉｃ
ｅ）撮像素子１０１の上には、第３図（ｂ）に示すよう
な補色のモザイクフィルタが装着され、図示していない
タイミングジェネレータとトライバで、インタレース走
査で水平−ラインごとに読み出される。すなわち、奇数
番目の走査では、Ｍｇ（マゼンタ）とＧｒ（クリーン）
か交互に、又偶数番目の走査では、Ｃｙ（シアン）とＹ
ｅ（イエロ）か交互に読み出される。これらの信号は、
アナログ処理部１０２で、相関２重サンプリングやブレ
ニーなどの処理をされて、２つのサンプルアンドホール
ド回路Ｓ／）１１０３゜１０４へ入力される。２つのＳ
／Ｈ１０３゜１０４のタイミングパルスφ１．φ２は、
位相か１８０°ずれており、例えばＭｇ（マゼンタ）。
Ｇｒ（クリーン）のラインを走査している時は、一方の
Ｓ／Ｈ１０３はＭｇを、もう一方のＳ／Ｈ１０４はＧｒ
を出力し、Ｃｙ、Ｙｅのラインを走査している時は、Ｓ
／Ｈ１０３はｃｙを、Ｓ／Ｈ１０４はＹｅを出力するこ
とになる。こわらの出力は、各々後述するＤＰＣＭ（ｄ
ｉｆｆｅｒｅｎｔｉａｌ ｐｕｌｓｅ ｃｏｄｅ ｍｏ
ｄｕｌａｔｉｏｎ）型Ａ−り変換器１０５．１０６へ入
力される。
Ｓ／Ｈ１０３はＭｇを、もう一方のＳ／Ｈ１０４はＧｒ
を出力し、Ｃｙ、Ｙｅのラインを走査している時は、Ｓ
／Ｈ１０３はｃｙを、Ｓ／Ｈ１０４はＹｅを出力するこ
とになる。こわらの出力は、各々後述するＤＰＣＭ（ｄ
ｉｆｆｅｒｅｎｔｉａｌ ｐｕｌｓｅ ｃｏｄｅ ｍｏ
ｄｕｌａｔｉｏｎ）型Ａ−り変換器１０５．１０６へ入
力される。
ＤＰＣＭ型Ａ−Ｄ変換器１０５，１０６の構成を第２図
に示す。
に示す。
まず第２図に従って、動作の原理を説明する。
入力信号を（Ｘｎ）、差動増幅器２０１の出力をｄ。、
Ｄ−Ａ変換器２０７の出力を（ｒ、）とする。入力信号
は、φ、のＳ／Ｈパルスごとに変化するのて、ＣＣＤ
１０１の一画素ごとのクロックが１４．３２ＭＨｚ
（周期７０ｎｓｅｃ）てあれば（Ｘｎ）はその倍の１４
０ｎｓｅｃごとに変化する信号である。
Ｄ−Ａ変換器２０７の出力を（ｒ、）とする。入力信号
は、φ、のＳ／Ｈパルスごとに変化するのて、ＣＣＤ
１０１の一画素ごとのクロックが１４．３２ＭＨｚ
（周期７０ｎｓｅｃ）てあれば（Ｘｎ）はその倍の１４
０ｎｓｅｃごとに変化する信号である。
ｄｎ ＝ Ｘｎ ｒ、 （
１）Ａ−Ｄ変換器２０３の出力を（ｑｎ ）とする。ま
た、リミッタ２０２のリミット誤差と、Ａ−Ｄ変換器２
０３の量子化誤差の和を、ｅｎとすると、Ｑｎ ＝ｄ、
＋ｅ、 （２）である。
１）Ａ−Ｄ変換器２０３の出力を（ｑｎ ）とする。ま
た、リミッタ２０２のリミット誤差と、Ａ−Ｄ変換器２
０３の量子化誤差の和を、ｅｎとすると、Ｑｎ ＝ｄ、
＋ｅ、 （２）である。
従って、加算器２０６の出力を（ｒ′。）とすると、
ｒ ”Ｑｎ−＋ ”ｒ′ｎ−＋
（３）となる。
（３）となる。
今、Ｄ−Ａ変換器２０７の動作が理想的であるとすると
、 ｒ、＝ｒ′ （４）で
ある。
、 ｒ、＝ｒ′ （４）で
ある。
以上、（１）、（２）、（３）、（４）よりｒｎ ”ｄ
ｎ−１＋ｅ、−１ ＋ｊ、−１ （５）ｄ
、＝Ｘ、−ｒｎ （６）
（５）、（６）の２変換は、 Ｒ（Ｚ）＝ （Ｄ （Ｚ） 十Ｅ （Ｚ））Ｚ−’＋Ｚ
柵Ｒ（Ｚ） （７）Ｄ （Ｚ）＝Ｘ
（Ｚ）−Ｒ（Ｚ） （８）（７）、（
８）より、Ｄ （Ｚ）を消去すると、Ｒ（Ｚ）＝ （Ｘ
（Ｚ）＋Ｅ （Ｚ））Ｚ−’ （９）このことから
、（ｒｎ）は、誤差（ｅｏ）か小さいならば、入力信号
（Ｘ、）とみなせ、また誤差（ｅ、、）が伝搬しないこ
とかわかる。後段に接続される復号器１０７．１０８は
、第２図中点線で囲んだ部分２０８と同一に構成すれば
よい。
ｎ−１＋ｅ、−１ ＋ｊ、−１ （５）ｄ
、＝Ｘ、−ｒｎ （６）
（５）、（６）の２変換は、 Ｒ（Ｚ）＝ （Ｄ （Ｚ） 十Ｅ （Ｚ））Ｚ−’＋Ｚ
柵Ｒ（Ｚ） （７）Ｄ （Ｚ）＝Ｘ
（Ｚ）−Ｒ（Ｚ） （８）（７）、（
８）より、Ｄ （Ｚ）を消去すると、Ｒ（Ｚ）＝ （Ｘ
（Ｚ）＋Ｅ （Ｚ））Ｚ−’ （９）このことから
、（ｒｎ）は、誤差（ｅｏ）か小さいならば、入力信号
（Ｘ、）とみなせ、また誤差（ｅ、、）が伝搬しないこ
とかわかる。後段に接続される復号器１０７．１０８は
、第２図中点線で囲んだ部分２０８と同一に構成すれば
よい。
実際の構成ては、第４図のように、タイミングをとるこ
とて、遅延素子２０４を省略することがてきる。遅延素
子２０５は、データラッチで構成すればよい。
とて、遅延素子２０４を省略することがてきる。遅延素
子２０５は、データラッチで構成すればよい。
第４図中、１．．１２は各々Ａ−Ｄ変換器２０３のＡ−
Ｄ動作開始時、終了時、１．．１４は各々加算器２０６
の加算開始時、終了時、１５．１６は各々Ｄ−Ａ変換器
２０７のＤ−Ａ動作開始時、終了時を示している。
Ｄ動作開始時、終了時、１．．１４は各々加算器２０６
の加算開始時、終了時、１５．１６は各々Ｄ−Ａ変換器
２０７のＤ−Ａ動作開始時、終了時を示している。
各々の動作は、基本クロックに同期して動くように設計
されているか、フィードバックループ内でのこのクロッ
クの同期をとる分の遅れをＴ５とすると、フィードバッ
クループにおける演算時間の許容範囲は、 Ｔｓ ＋ （＋２ ｔ＋ ）＋ （ｔｎ、 ＋３）＋
（＋６−ｔ、、）＜１４０ｎｓｅｃであればよく、１
チヤンネルて構成した場合（＜７０ｎｓｅｃ）と比べて
大幅に設計が容易になる。
されているか、フィードバックループ内でのこのクロッ
クの同期をとる分の遅れをＴ５とすると、フィードバッ
クループにおける演算時間の許容範囲は、 Ｔｓ ＋ （＋２ ｔ＋ ）＋ （ｔｎ、 ＋３）＋
（＋６−ｔ、、）＜１４０ｎｓｅｃであればよく、１
チヤンネルて構成した場合（＜７０ｎｓｅｃ）と比べて
大幅に設計が容易になる。
差動増幅器２０１は、入力された信号（Ｘｎ）とＤ−Ａ
変換器２０７の出力（ｒｎ ）との差を出力しているか
、この出力は、入力と、ひとつ前の同一色フィルタの信
号との相関か大なのて、非常に分散が小さく、第５図（
ａ）のような分布をしているのて、リミッタ２０２の入
出力特性を第５図（ｂ）のように設定しておけば、リミ
ッタ２０２による誤差は、極めて少なくてきる。そして
、±Ｃの範囲に電圧を変換してＡ−Ｄ変換器２０３て、
Ａ−Ｄ変換する。
変換器２０７の出力（ｒｎ ）との差を出力しているか
、この出力は、入力と、ひとつ前の同一色フィルタの信
号との相関か大なのて、非常に分散が小さく、第５図（
ａ）のような分布をしているのて、リミッタ２０２の入
出力特性を第５図（ｂ）のように設定しておけば、リミ
ッタ２０２による誤差は、極めて少なくてきる。そして
、±Ｃの範囲に電圧を変換してＡ−Ｄ変換器２０３て、
Ａ−Ｄ変換する。
このような構成にすることで、８ヒツト程度のＡ−Ｄ変
換器を用いても、１０〜１２ビツト相当の精度が出せる
ことになる。なお、Ａ−Ｄ変換器２０３への入力は、適
当なレベルシフタを通して０〜２ＣＶの範囲に変換する
ようにしてもよい。
換器を用いても、１０〜１２ビツト相当の精度が出せる
ことになる。なお、Ａ−Ｄ変換器２０３への入力は、適
当なレベルシフタを通して０〜２ＣＶの範囲に変換する
ようにしてもよい。
加算器２０６やＤ−Ａ変換器２０７のビット精度は、Ａ
−Ｄ変換器２０３のビット精度より１〜２ビット多くす
るのが望ましい。
−Ｄ変換器２０３のビット精度より１〜２ビット多くす
るのが望ましい。
第１図中、復号器１０７．１０８の出力は、高精度で！
子化されたＭｇ、Ｇｒ、Ｃｙ、Ｙｅのティンタル４８号
であり、これはディジタル映像信号処理部１０９へ入力
される。この処理は、通常用いられているものならなん
でもよいが、例えばＭｇ、Ｇｒ、Ｃｙ、Ｙｅの信号から
マトリクス演算して、ＲＧＢ信号へ戻したのち、ホワイ
トバランス、γ補正、りんかく補正等の必要な映像処理
を行ったのち、これらを−旦輝度９色差の信号に変換し
、これをディジタル変換するとともに、同期信号を付加
して、ディジタル標準ビデオ信号を生成するようにする
。これをＤ−Ａ変換器１１０てＤ−Ａ変換している。
子化されたＭｇ、Ｇｒ、Ｃｙ、Ｙｅのティンタル４８号
であり、これはディジタル映像信号処理部１０９へ入力
される。この処理は、通常用いられているものならなん
でもよいが、例えばＭｇ、Ｇｒ、Ｃｙ、Ｙｅの信号から
マトリクス演算して、ＲＧＢ信号へ戻したのち、ホワイ
トバランス、γ補正、りんかく補正等の必要な映像処理
を行ったのち、これらを−旦輝度９色差の信号に変換し
、これをディジタル変換するとともに、同期信号を付加
して、ディジタル標準ビデオ信号を生成するようにする
。これをＤ−Ａ変換器１１０てＤ−Ａ変換している。
以上の説明ては、第３図（ｂ）のような色フィルタを装
着したＣＣＤ １０１を垂直２画素混合読み出しせすに
、１ラインごとにインタレース読み出しする場合を説明
したが、他にも、第３図（ａ）のような色フィルタを装
着したＣＣＤ１０１をインタレースで垂直２画素読み出
しする場合も、明らかに本発明は有効である。
着したＣＣＤ １０１を垂直２画素混合読み出しせすに
、１ラインごとにインタレース読み出しする場合を説明
したが、他にも、第３図（ａ）のような色フィルタを装
着したＣＣＤ１０１をインタレースで垂直２画素読み出
しする場合も、明らかに本発明は有効である。
この場合は、Ｍｇ、Ｇｒ、Ｃｙ、Ｙｅの４つの信号のか
わりに、（Ｍｇ十Ｃｙ）、（Ｇｒ＋Ｙｅ）、（Ｍｇ＋Ｙ
ｅ）、（Ｇｒ＋Ｃｙ）の４つの信号が読み出されること
になる。この場合も本発明は実施できる。この場合は、
垂直解像度はやや悪くなるものの、フリッカが減少し、
また輝度段差が生じない。
わりに、（Ｍｇ十Ｃｙ）、（Ｇｒ＋Ｙｅ）、（Ｍｇ＋Ｙ
ｅ）、（Ｇｒ＋Ｃｙ）の４つの信号が読み出されること
になる。この場合も本発明は実施できる。この場合は、
垂直解像度はやや悪くなるものの、フリッカが減少し、
また輝度段差が生じない。
第６図は、本発明の第２実施例である“ディジタルビデ
オカメラの信号処理装置”のブロック図である。
オカメラの信号処理装置”のブロック図である。
ＣＣＤ撮像素子６０１には、第７図（ａ）や（ｂ）に示
すような、純色又は補色のストライプフィルタか配置さ
れている。この場合は前述したような構成のＤＰＣＭ型
Ａ−Ｄ変換器（６０６゜６０７．６０８）と、復号器（
６０９，６１０゜６１１）を３チャンネル分持つことに
なる。３つのサンプルアンドホールド回路６０３，６０
４゜６０５は各々１２０°ずつ位相のずれたφ１゜φ２
．φ３のパルスで、ＲＧＢ又はＣｙ、Ｇｒ。
すような、純色又は補色のストライプフィルタか配置さ
れている。この場合は前述したような構成のＤＰＣＭ型
Ａ−Ｄ変換器（６０６゜６０７．６０８）と、復号器（
６０９，６１０゜６１１）を３チャンネル分持つことに
なる。３つのサンプルアンドホールド回路６０３，６０
４゜６０５は各々１２０°ずつ位相のずれたφ１゜φ２
．φ３のパルスで、ＲＧＢ又はＣｙ、Ｇｒ。
Ｙｅの信号をサンプリングしホールドすることになる。
ディジタル映像信号処理部６１２は、ストライプフィル
タ方式の処理に用いられている方式ならばなんでもよい
６ＲＬ−のチャンネルて構成する場合よりも、フィード
バックループ中の演算に要するスピードは３倍かかって
もよいので、チャンネル数はふえてもコストは低くなる
。
タ方式の処理に用いられている方式ならばなんでもよい
６ＲＬ−のチャンネルて構成する場合よりも、フィード
バックループ中の演算に要するスピードは３倍かかって
もよいので、チャンネル数はふえてもコストは低くなる
。
第８図は、本発明の第３実施例である“ティシタルビチ
オカメラの信号処理装置”のブロック図である。
オカメラの信号処理装置”のブロック図である。
撮像素子８０１は、Ｍ ＯＳ （ｍｅｔａｌ ｏｘｉｄ
ｅｓｅｍｉｃｏｎｄｕｃｔｅｒ ）型の撮像素子て第９
図に示す配列の色フィルタが装着されている。ＭＯＳ型
の素子の場合は、図示していないが、垂直レジスタ。
ｅｓｅｍｉｃｏｎｄｕｃｔｅｒ ）型の撮像素子て第９
図に示す配列の色フィルタが装着されている。ＭＯＳ型
の素子の場合は、図示していないが、垂直レジスタ。
水平レジスタの動作によって、Ｗ、Ｇｒ、Ｃｙ。
Ｙｅの４つの色信号の同時読み出しか可能である。
従フて、この場合は、第８図に示すように、４チヤンネ
ルのＤＰＣＭ型Ａ−Ｄ変換器８１０〜８１３を用意する
ことになる。
ルのＤＰＣＭ型Ａ−Ｄ変換器８１０〜８１３を用意する
ことになる。
サンプルアンドホールド回路８０６．８０８はパルスφ
１で、サンプルアンドホールド回路８０７．８０９はパ
ルスφ２で動作する。φ１とφ２は、位相が１８０°ず
れている。
１で、サンプルアンドホールド回路８０７．８０９はパ
ルスφ２で動作する。φ１とφ２は、位相が１８０°ず
れている。
第９図は、本発明の第４実施例である“スチルビデオカ
メラの信号処理装置”のブロック図である。
メラの信号処理装置”のブロック図である。
スチルビデオカメラの場合は、露光が１回たけなので、
第３図（ａ）のような色フィルタ配列を装着したＣＯＤ
を垂直２画素混合読み出しして、フレーム画を形成しよ
うとすると、第１フイールドですべての電荷か読み出さ
九てしまい、第２フイールドの形成が不可能となってし
まうという問題があった。そこで、第３図（ａ）のよう
な色フィルタ配列を装着したＣＣＤ９０１を、１ライン
ずつ（垂直２画素混合せずに）読み出して、これを−旦
Ａ−Ｄ変換してからメモリへ格納し、後で第１フイール
ドと第２フイールドで加算の手法をとってフレーム画を
形成することか考えられる。本実施例は、このような場
合のＡ−Ｄ変換の手法として極めて有効である。
第３図（ａ）のような色フィルタ配列を装着したＣＯＤ
を垂直２画素混合読み出しして、フレーム画を形成しよ
うとすると、第１フイールドですべての電荷か読み出さ
九てしまい、第２フイールドの形成が不可能となってし
まうという問題があった。そこで、第３図（ａ）のよう
な色フィルタ配列を装着したＣＣＤ９０１を、１ライン
ずつ（垂直２画素混合せずに）読み出して、これを−旦
Ａ−Ｄ変換してからメモリへ格納し、後で第１フイール
ドと第２フイールドで加算の手法をとってフレーム画を
形成することか考えられる。本実施例は、このような場
合のＡ−Ｄ変換の手法として極めて有効である。
ＤＰＣＭ型Ａ／Ｄ変換器９０５の出力は、前述の（ｑｎ
）であり、第１フイールドではＭｇ。
）であり、第１フイールドではＭｇ。
Ｇｒの差分信号であり、第２フイールドの奇数ライン目
てはＣｙ、Ｙｅの差分信号てあり、偶数ライン目ではＹ
ｅ、Ｃ−ｙの差分信号である。
てはＣｙ、Ｙｅの差分信号てあり、偶数ライン目ではＹ
ｅ、Ｃ−ｙの差分信号である。
従って、スイッチ９０７をフィールドごとに切り換える
ことにより、Ｍｇの差分信号はメモリ９０９へ、Ｃｙ又
はＹｅの差分信号は、メモリ９１０へ格納される。同様
に、Ｇｒの差分信号は、メモリ９１１へ、Ｙｅ又はＣｙ
の差分信号は、メモリ９１２へ格納される。
ことにより、Ｍｇの差分信号はメモリ９０９へ、Ｃｙ又
はＹｅの差分信号は、メモリ９１０へ格納される。同様
に、Ｇｒの差分信号は、メモリ９１１へ、Ｙｅ又はＣｙ
の差分信号は、メモリ９１２へ格納される。
従って、次に、各々のメモリの内容を、φ、と同じ周期
で、アドレス行を同一にして読み出して、各々復号器９
１３〜９１６へ入力する。
で、アドレス行を同一にして読み出して、各々復号器９
１３〜９１６へ入力する。
復号器９１３〜９１６は、前述の復号器と同の構成とし
ているのて、各々元のＭｇ、Ｇｒ。
ているのて、各々元のＭｇ、Ｇｒ。
Ｃｙ、Ｙｅの信号か復調できる。従って、加算器９１７
の出力は、（Ｍｇ＋Ｃｙ）、加算器９１Ｂの出力は（Ｇ
ｒ＋Ｙｅ）となる。これをパルスφ０で、スイッチ９１
９で交互に選択してから、Ｄ−Ａ変換器９２０てＤ−Ａ
変換し、出力する。
の出力は、（Ｍｇ＋Ｃｙ）、加算器９１Ｂの出力は（Ｇ
ｒ＋Ｙｅ）となる。これをパルスφ０で、スイッチ９１
９で交互に選択してから、Ｄ−Ａ変換器９２０てＤ−Ａ
変換し、出力する。
パルスφ０は、もとの画素の読み出しクロックと同じな
のて、Ｄ−Ａ変換器９２０の出力は、ＣＣＤ９０１をイ
ンターレースて垂直２画素混合読み出しした場合の第１
フイールドの出力と同となる。
のて、Ｄ−Ａ変換器９２０の出力は、ＣＣＤ９０１をイ
ンターレースて垂直２画素混合読み出しした場合の第１
フイールドの出力と同となる。
次の第２フイールドの読み出し時には、メモリ９０９と
、メモリ９１０の垂直方向のアドレスを１行すらして読
み出すと、加算器９１７の出力は、今度は（Ｍｇ十Ｙｅ
）となる。同様にメモリ９１１とメモリ９１２のアドレ
スを１行すらすと、加算器９１８の出力は（Ｇｒ＋Ｃｙ
）となる。従って、Ｄ−Ａ変換器９２０の出力は、ＣＣ
Ｄ９０１をインターレースて垂直２画素混合読み出しし
た場合の第２フイールドの出力と同になる。
、メモリ９１０の垂直方向のアドレスを１行すらして読
み出すと、加算器９１７の出力は、今度は（Ｍｇ十Ｙｅ
）となる。同様にメモリ９１１とメモリ９１２のアドレ
スを１行すらすと、加算器９１８の出力は（Ｇｒ＋Ｃｙ
）となる。従って、Ｄ−Ａ変換器９２０の出力は、ＣＣ
Ｄ９０１をインターレースて垂直２画素混合読み出しし
た場合の第２フイールドの出力と同になる。
従って、これをアナロク信号処理部９２１へ入力すわば
、フロッピへ記録するのに必要な輝度信号Ｙと色差信号
Ｙ−Ｒ，Ｙ−Ｂか得られる。アナロク信号処理部９２１
は、従来からムービ用としてＩＣ化されている第３図（
ａ）の色フィルタに対応したものてあればなんでも使え
る。更に、これらを変調部９２２で変調して、記録増幅
部９２３て増幅し、ビテオフロツビディスクへ記録する
。
、フロッピへ記録するのに必要な輝度信号Ｙと色差信号
Ｙ−Ｒ，Ｙ−Ｂか得られる。アナロク信号処理部９２１
は、従来からムービ用としてＩＣ化されている第３図（
ａ）の色フィルタに対応したものてあればなんでも使え
る。更に、これらを変調部９２２で変調して、記録増幅
部９２３て増幅し、ビテオフロツビディスクへ記録する
。
本実施例では、市販に広く供給されている第３図（ａ）
のような色フィルタを設けたムーヒ用センサと、ムーヒ
用のアナロク信号処理ＩＣを用いて、スチルヒテオのフ
レーム画が形成できる。
のような色フィルタを設けたムーヒ用センサと、ムーヒ
用のアナロク信号処理ＩＣを用いて、スチルヒテオのフ
レーム画が形成できる。
以上のいずれの実施例の場合も、複数チャンネルのＤＰ
ＣＭ型Ａ−Ｄ変換器の出力を、第１１図のごとく、着脱
式半導体メモリへ直接書き込むように構成すれば、ティ
シタルカードカメラも構成てきる。
ＣＭ型Ａ−Ｄ変換器の出力を、第１１図のごとく、着脱
式半導体メモリへ直接書き込むように構成すれば、ティ
シタルカードカメラも構成てきる。
（発明の効果〕
以上説明したように、本発明によればＤＰＣＭ型Ａ−Ｄ
変換器のフィードバックループ内を演算スピードの比較
的遅い素子によって構成することか可能になり、低コス
トてしかも高精度の信号処理装置か実現てきる。
変換器のフィードバックループ内を演算スピードの比較
的遅い素子によって構成することか可能になり、低コス
トてしかも高精度の信号処理装置か実現てきる。
第１図は、本発明の第１実施例のブロック図、第２図は
同実施例で用いるＤＰＣＭ型Ａ−Ｄ変換器のブロック図
、第３図は、同実施例て用いる色フィルタの配列例を示
す図、第４図は同実施例のＤＰＣＭ型Ａ−Ｄ変換器のタ
イミングチャート、第５図は同ＤＰＣＭ型Ａ−Ｄ変換器
の動作説明図、第６図は本発明の第２実施例のブロック
図、第７図は同実施例で用いる色フィルタの配列例を示
す図、第８図は本発明の第３実施例のブロック図、第９
図は同実施例で用いる色フィルタの配列を示す図、第１
０図は本発明の第４実施例のブロック図、第１１図は従
来例のブロック図である。 １０１−＝・ＣＣＤ撮像素子
同実施例で用いるＤＰＣＭ型Ａ−Ｄ変換器のブロック図
、第３図は、同実施例て用いる色フィルタの配列例を示
す図、第４図は同実施例のＤＰＣＭ型Ａ−Ｄ変換器のタ
イミングチャート、第５図は同ＤＰＣＭ型Ａ−Ｄ変換器
の動作説明図、第６図は本発明の第２実施例のブロック
図、第７図は同実施例で用いる色フィルタの配列例を示
す図、第８図は本発明の第３実施例のブロック図、第９
図は同実施例で用いる色フィルタの配列を示す図、第１
０図は本発明の第４実施例のブロック図、第１１図は従
来例のブロック図である。 １０１−＝・ＣＣＤ撮像素子
Claims (1)
- （１）空間的に近傍にありかつ同一の色フィルタが装着
された画素からの信号をサンプリングしホールドする手
段と、該手段の出力の差分をＡ−Ｄ変換するＤＰＣＭ型
Ａ−Ｄ変換手段とを有するチャンネルを複数組備えたこ
とを特徴とする信号処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243912A JPH04124988A (ja) | 1990-09-17 | 1990-09-17 | 信号処理装置 |
| DE69033583T DE69033583T2 (de) | 1989-09-28 | 1990-09-25 | Bildaufnahmegerät |
| EP98200443A EP0855833A3 (en) | 1989-09-28 | 1990-09-25 | Colour image pickup apparatus |
| EP90310499A EP0420588B1 (en) | 1989-09-28 | 1990-09-25 | Image pickup apparatus |
| US08/059,727 US5309183A (en) | 1989-09-28 | 1993-05-11 | Image pickup apparatus having difference encoding and non-linear processing of image signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243912A JPH04124988A (ja) | 1990-09-17 | 1990-09-17 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04124988A true JPH04124988A (ja) | 1992-04-24 |
Family
ID=17110858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2243912A Pending JPH04124988A (ja) | 1989-09-28 | 1990-09-17 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04124988A (ja) |
-
1990
- 1990-09-17 JP JP2243912A patent/JPH04124988A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323900B1 (en) | Digital camera with analog and digital clamp circuit | |
| US4996600A (en) | Two dimensional solid state image sensing device | |
| JPH10234047A (ja) | 単板式カラーカメラ | |
| US5043817A (en) | Image pick-up apparatus with electronic zooming-in | |
| JPS6115475A (ja) | 撮像素子及び撮像装置 | |
| JPH06217206A (ja) | 固体撮像装置 | |
| US7457486B2 (en) | Imaging device | |
| JP2532374B2 (ja) | 固体撮像素子 | |
| US5309183A (en) | Image pickup apparatus having difference encoding and non-linear processing of image signals | |
| US5150204A (en) | Solid state image pickup having plural pixels arranged on plural lines | |
| KR20050039626A (ko) | 화소 배열 장치, 고체 촬상 장치 및 카메라 | |
| US7701498B2 (en) | Solid-state image pickup device, drive method therefor and camera | |
| CN1288220A (zh) | 用于图像处理的模拟延时线 | |
| JP2009521842A (ja) | 静止画またはビデオ撮影用画像センサ | |
| US5945977A (en) | Luminance signal producing circuits | |
| JPH06339077A (ja) | 固体撮像装置 | |
| JPH08307774A (ja) | カラーカメラ | |
| JP3123415B2 (ja) | 単板カラー固体撮像装置 | |
| JPH0766381A (ja) | 固体撮像素子及びその駆動方法 | |
| JPH0423577A (ja) | 固体撮像装置 | |
| JP2845602B2 (ja) | カラー固体撮像装置 | |
| US20030038995A1 (en) | Method of changing driving sequence to output charge couple device signal | |
| JPH05915B2 (ja) | ||
| JPH03166875A (ja) | 固体撮像装置の駆動方法 | |
| JPH0570356B2 (ja) |