JPH0412574A - 半導体圧力センサの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体圧力センサの製造方法に関し、特に、
ダイヤフラムに圧力が加わったときの抵抗体のピエゾ抵
抗効果［Ｐｉｅｚｏ　ｒｅｓｉｓｔａｎｃｅｅｆｆｅｃ
ｔ）を利用して、血液や空気等の流体の圧力を検出する
半導体圧力センサの製造方法に関する。

［従来の技術〕 圧力センサは、各産業分野で広く使用されている基本的
なセンサの１つであり、最近は半導体ＩＣ技術を応用し
た拡散型半導体圧力センサが盛んに用いられるようにな
っている。

半導体圧力センサは、シリコン等の半導体に歪を加える
と、金属に比べて１００倍程度の大きな抵抗変化を生ず
ることを利用して、圧力を受けて歪を生ずる起歪体その
ものをシリコン単結晶板からつくり、これにボロンのイ
オン注入・熱拡散等により不純物を拡散した拡散型ピエ
ゾ抵抗素子（ゲージ抵抗）からなる抵抗体を利用したも
のである。

このように抵抗体が形成されたシリコン単結晶板の裏面
を圧力に対する感度向上のために凹形にくり抜いて薄く
なった部分をダイヤフラムとする。このダイヤフラムは
、印加された圧力を、その大きさに応じた歪に変換する
起歪体として作用し抵抗体と一体となって、圧力から歪
、歪から電気的出力への変換が行われる。

すなわち、圧力が印加されると、ダイヤフラムが変形し
て抵抗体に歪が発生し、このため抵抗体の結晶内に応力
変化が生じ、これに起因して電子エネルギー準位が変化
する。この結果、抵抗体には、ピエゾ抵抗効果による大
きな電気抵抗値の変化が起こり、圧力に比例したブリッ
ジ出力が得られるのである。

従って、この電気抵抗値の変化の信号出力を外部回路に
接続し増幅かつ計測することにより、印加された圧力を
測定することができる。

上述の半導体圧力センサにおいて、抵抗体はブリッジ状
に接続され、圧力がダイヤフラムに加わったときに圧力
を電気信号に変換するものであるが、ダイヤフラムがシ
リコンの（１１０）面に平行なｎ型結晶板である場合は
、通常、抵抗体として、４つのｐ型層を、長平方向がピ
エゾ抵抗係数の大きい（１１０）結晶軸方向と平行にな
るように、またその不純物濃度をピエゾ抵抗係数の温度
係数ができるだけ小さくなるように制御してシリコン単
結晶板上に形成する。

次に、ピエゾ抵抗素子をシリコン基板に配置するときの
結晶方向と基板との関係を表に示す。

注）○を付したところが使用可能である。

このように、優れたセンサを得るには、ピエゾ抵抗効果
の結晶方位依存性とダイヤフラム内の応力分布を考慮し
た適切な抵抗体配列にする必要があり、抵抗体を形成す
る方位は、使用するシリコン基板の面方位で決定される
。

［発明が解決しようとする課題〕 上述のように、結晶面方位としてはｐ型シリコン基板の
結晶軸（１１０）等を利用して、ピエゾ抵抗係数が最大
となるようにすることにより圧力変化に対する感度を向
上させることができる。

しかしながら、抵抗体のパターンをシリコン基板上のあ
る結晶方位に配置するには、従来、シリコン基板にあら
かじめ設けられているオリエンテーションフラットを基
準にして行うが、この基準となるオリエンテーションフ
ラットは、結晶方位に対して一１°〜＋１°以内の精度
しか有していない。

このため、この方法により抵抗体を形成して得られた半
導体圧力センサは、素子特性のばらつきが大きく、素子
の歩留まりが低下するという問題があった。

したがって、本発明は、上述の問題点を解決し、シリコ
ン基板上への抵抗体の配設形成方向を所望の結晶方位に
精度良く合致させ、半導体圧力センサの素子特性を安定
化し、歩留まりを向上させることを目的とする。

［課題を解決するための手段］ 上記問題を解決する本発明は、半導体圧力センサの製造
方法において、 一導電型の半導体基板表面に、該基板とは逆導電型の抵
抗体を形成するに際し、半導体基板表面に、該半導体基
板の特定の結晶方位を示す基準パターンを形成する工程
と、前記基準パターンにより示された結晶方位を基準に
して抵抗体の配設方向を決定する工程と、前記決定され
た配設方向にしたがい、半導体基板表面に抵抗体を配設
形成する工程とを含むことを配設形成する、。

形成された基準パターンにより示される結晶方位は、半
導体基板の実際の結晶方位に対して、−０．１°〜＋０
．１°の範囲内にあるため、従来のオリエンテーション
フラット（精度＝ｌ°〜＋１°）に比して素子特性を安
定化させることができる。

抵抗体としては、前述の拡散型ピエゾ抵抗素子（ゲージ
抵抗）が使用される。

基準パターンを形成する工程は、具体的には、円形パタ
ーンを有するマスクを用い、半導体基板をウェットエツ
チングすることにより行なわれる。

また、円形パターンは、複数の円形パターンが行列配置
されたものからなるものとするのが好ましい。

これにより、抵抗体のパターンが形成されたマスクのシ
リコン基板に対する方位合わせが容易になるからである
。

さらに、抵抗体を配設形成する工程は、抵抗体のパター
ンが描画されたマスクの一部に短冊状パターンを少なく
とも１個設け、半導体基板上に形成された基準パターン
の少なくとも１辺と前記短冊状パターンの少なくとも１
辺とを平行に位置させてマスク合わせを行なった後、前
記抵抗体のパターンが描画されたマスクを介して半導体
基板上に抵抗体を配設形成するのが好適な方法である。

このようにマスク合わせを行うことにより、方位合わせ
が確実かつ迅速となり所望の位置に抵抗体を配、膜形成
することができるからである。

また、上記基準パターン形状は、具体的には六角形を呈
している。

［作用］ 半導体圧力センサの製造工程中、半導体基板表面に抵抗
体を形成するに際し、まず、抵抗体を形成すべき半導体
基板表面を、円形パターンを有するマスクを用いてウェ
ットエツチングすると、半導体基板表面には六角形のパ
ターンが形成される。

この六角形のパターンを基準パターンとする。

次に、抵抗体のパターンが描画されたマスクの一部に短
冊状パターンを少なくとも１個設け、半導体基板上に形
成された前記基準パターンの六角形の少なくとも１辺と
前記短冊状パターンの少なくとも１辺とを平行に位置さ
せて、マスク合わせを行う。

続いて、前記抵抗体のパターンが描画されたマスクを介
して半導体基板上に抵抗体な配設形成すると、抵抗体は
所望の結晶軸方向に形成されることになる。

［実施例〕 以下、本発明の製造方法について、図示の実施例に基づ
き、詳細に説明する。

なお、第１図（ａ）〜（ｗ）は、シリコン基板ｌの断面
方向から見たときの各製造工程を示すものである。また
、シリコン基板ｌの厚さは、若干省略して描いている。

（工程１）　まず、第１図（ａ）に示すようにｎ型（１
１０）シリコン基板１を用意する。

（工程２）　次に、同図（ｂ）に示すように１１００℃
の温度で３０分間のウェット酸化を行い、シリコン基板
ｌの上面と下面に膜厚４５００人のシリコン酸化膜（Ｓ
ｉ０２）３を形成する。

（工程３）　続いて、同図（Ｃ）に示すように、シリコ
ン酸化膜３の表面に膜厚１．０μｍのフォトレジスト膜
５を塗布形成し、通常のホトリソグラフィにより、方位
合わせ用に円形の開ロアを有するレジストパターンを形
成する。

すなわち、所定の円形パターンを描画したガラスマスク
をフォトレジスト膜５にマスク合わせした後、露光及び
現像を行い、ガラスマスクの円形パターンをフォトレジ
スト膜５に転写し、さらに窒素雰囲気中において９０秒
間、１４０±２℃の熱処理（ハードベーキング）を行う
。

上記ガラスマスクの一例を第２図に示す。

図中、１枚のガラスマスク５１には、斜線で示す円形パ
ターン領域５３が２箇所形成されている。

このガラスマスク５１は、結晶方位を示す基準パターン
形成用の用途しかないため、前記円形パターン領域５３
以外の部分にピエゾ抵抗素子のパターンは形成されてい
ない。

次に、円形パターン領域５３の角部な一部拡大して第３
図に示す。

第３図に示される通り、円形パターン領域５３には、複
数の円形パターン５５が規則正しく行列配置されている
。

（工程４）　次に、同図（ｄ）に示すように、上記バタ
ーニングされたフォトレジスト膜５をマスクにしてバッ
ファフッ酸（ＢＨＦ）液によるウェットエツチングを行
い、前記シリコン酸化膜３にシリコン基板ｌに達する円
形の開口９を形成する。

続いて、同図（ｅ）に示すように、ガス圧力０．３Ｔｏ
ｒｒ、高周波電力２００Ｗの条件でプラズマアッシング
（灰化）を４０分間行い、上記フォトレジスト膜５を除
去する。

さらに、当該シリコン基板ｌを５分間ずつ、５回、超純
水により流水洗浄し、さらにスピンドライ法により乾燥
させる。

（工程５）　次に、同図（ｆ）に示すように、シリコン
酸化膜３をマスクにして円形の開口９を介してシリコン
基板１をヒドラジン又はＫＯＨ水溶液等によりウェット
エツチングし、結晶方位確認用のマーク１１をシリコン
基板１上に形成する。

このとき、シリコン基板１上に形成されたエツチング後
の基準パターン、すなわち結晶方位確認用のマ・−り１
１は、各円形パターンに対応して第４図に示すように六
角形となる。

この六角形の各辺は原理的に、シリコン基板１の（１１
０）と（１１１）の各面の交線となるため、シリコン基
板上の正確な結晶方位を定めることができる。

なお、前述のようにガラスマスクに描画した円形パター
ンを複数行列配置した場合は、シリコン基板１上に形成
される六角形の基準パターンも対応して複数行列配置さ
れることになり、各六角形の同一方向の各辺を結ぶと直
線状となり、後に行う抵抗体形成用マスクの方位合わせ
が容易となる。

（工程６）　続いて、同図（ｇ）に示すように、バッフ
ァフッ＃　（ＢＨＦ）液によるウェットエツチングを行
い、前記シリコン酸化膜３を全面的に除去する。

さらに当該シリコン基板１を５分間ずつ５回、超純水に
より流水洗浄し、さらにスピンドライ法により乾燥させ
る。

（工程７）　次に、同図（ｈ）に示すように、１１００
℃の温度で３０分間のウェット酸化を行い、シリコン基
板１の上面と下面に膜厚５０００人のシリコン酸化膜１
３を形成する。

なお、同図（ｈ）以降の図面においては、シリコン基板
ｌの抵抗体形成部分を拡大して示すので、前記形成した
結晶方位確認用マーク１１は図示しない。

（工程８）　続いて、同図（ｉ）に示すように、ピエゾ
抵抗パターン１５が転写された膜厚１．０μｍのフォト
レジスト膜１７を前記シリコン酸化膜１３の上面に形成
する。

このとき、本実施例では、フォトレジスト膜１７に転写
されたピエゾ抵抗パターン１５の長平方向が、前記シリ
コン基板１上に形成された結晶方位確認用マーク１１の
（１１０）方向の各辺と平行になるようにする。

このようにするための好ましい方法を以下、説明する。

まず、前記シリコン酸化膜１３の上面に膜厚１．０μｍ
のフォトレジスト膜１７を塗布形成する。

次にピエゾ抵抗パターンがあらかじめ描画されているフ
ォトマスクを用意する。

第５図にその一例を示す。

第５図に示すように、フォトマスク５７は、第２図で説
明したガラスマスク５１と対応するものであり、１８行
１８列の素子領域が形成されている。

これら素子領域の１つ１つにピエゾ抵抗パターンが描画
されているが、各素子領域は、それぞれ２．７ｘ２．７
ｍｍ′の面積を有する。

なお、便宜上、第５図にピエゾ抵抗パターンは図示して
いない。

このフォトマスク５７には第５図に斜線で示すように、
前記ガラスマスク５１に形成した円形パターン領域５３
と対応する位置に短冊状のパターン領域５９が２箇所形
成されている。

したがって、この短冊状パターン領域５９を除く各領域
にイオン注入用のピエゾ抵抗パターンが形成される。

次に、この短冊状パターン領域５９の角部を一部拡大し
て第６図に示す。

第６図に示される通り、短冊状パターン領域５９には、
複数の短冊状パターン６１が規則正しく配置されている
。

各短冊状パターン６１の長辺は、シリコン基板ｌ上に形
成された六角形の結晶方位確認用マーク（基準パターン
）の相対向する左右両辺の方向と一致する。

したがって、フォトマスク５７をシリコン基板ｌ上の所
定の方向に位置決めするには、前記六角形の結晶方位確
認用マーク１１の少なくとも１辺と、前記短冊状パター
ン６１の少なくとも１辺とで、顕微鏡視野にて平行出し
をすることにより行う。

このように平行出しを行うことにより、フォトマスク５
７のシリコン基板１に対するマスク合わせが正確となり
、結果的にピエゾ抵抗パターンは、シリコン基板ｌに対
して所望の結晶方位に配置されることになる。

なお、図示はしないが、ピエゾ抵抗パターンは前記短冊
状パターン６１の長手方向に対して、１８０°をなす方
向＜１１０＞、あるいは３５．３°をなす方向＜１１１
＞に形成する。

このように配置する理由は、＜１１０＞あるいは＜１１
１＞方向に抵抗を配置したときが縦方向のピエゾ抵抗係
数が大きくなるためである。

大きさは、＜１１１＞が最大で＜１１０＞は次に大きい
。

縦方向のピエゾ抵抗係数が大きいということは、抵抗体
の縦方向応力が大きくなることを意味する。　したがっ
て、応力が大きいと抵抗変化も太き（なる。

次に、このようにして平行出しを行い、位置合わせを完
了したフォトマスク５７を介して、フォトレジスト膜１
７の露光及び現像を行い、さらに、窒素雰囲気中で９０
秒間、１４０±２℃の熱処理（ハードベーキング）を行
い、フォトマスク５７のピエゾ抵抗パターンをフォトレ
ジスト膜１７に転写する。

このようにして、フォトレジスト膜１７に転写されたピ
エゾ抵抗パターンは、シリコン基板ｌの所望の結晶方位
に配列することになる。

（工程９）　次に、同図（ｊ）に示すように、上記パタ
ーニングされたフォトレジスト膜１７をマスクにして、
バッファフッ酸（ＢＨＦ）液によりウェットエツチング
を行い、前記シリコン酸化膜１３にシリコン基板ｌに達
するピエゾ抵抗パターン１８を形成する。

続いて、ガス圧力０．３Ｔｏｒｒ、高周波電力２００Ｗ
の条件でプラズマアッシング（灰化）を４０分間行い、
上記フォトレジスト膜１７を剥離する。

さらに、当該シリコン基板ｌを５分間ずつ５回、超純水
により流水洗浄し、さらにスピンドライ法で乾燥させる
。

（工程１０）　次に、同図（ｋ）に示すように、上記ピ
エゾ抵抗パターン１８がバターニングされたシリコン酸
化膜１３をマスクにして、加速電圧１２０ｋｅＶ、　　
ドーズ量１　ｘ　１０　”””／　ｃ　ｒｄの条件でボ
ロン（Ｂ＋イオン）の注入を行い、シリコン基板ｌ上に
おいて、シリコン酸化膜１３のピエゾ抵抗パターン１８
と対応する部分にシリコン基板ｌと逆導電型のｐ型拡散
層を形成し、ｐ型ピエゾ抵抗１９とする。

また、不純物の注入法としては、上記イオン注入性の他
、熱拡散法等がある。

（工程１１）　続いて、上記ピエゾ抵抗１９が形成され
たシリコン基板１を３０分間加熱（アニル）処理する。

さらに、バッファフッ酸（ＢＨＦ）液によるウェットエ
ツチングを行い、前記シリコン酸化膜１３を除去する。

次に、同図（Ｉｌ、）に示すように、１１００℃の温度
で３０分間のウェット酸化を行い、シリコン基板１の上
面と下面にそれぞれ膜厚４５００人のシリコン酸化膜２
１を形成する。

このように形成したピエゾ抵抗パターンを第７図に示す
。

図中、黒く塗りつぶした部分がピエゾ抵抗１９である。

第７図は、シリコン基板ｌを上方から見たときの状態で
ある。

また、斜線部は、ピエゾ抵抗１９を電気的に外部と接続
するための配線７１である。

この配線７１は所定のマスクを使用して加速電圧１５０
ｋｅＶ、　　ドーズ量１　ｘｌ　０１８１ｏｎａ　／　
Ｃゴの条件でボロンイオンを注入することにより形成す
る。

なお、ピエゾ抵抗部の形成と配線部の形成の工程順序の
概略は、次の２通りが考えられる。

すなわち、順に、■配線部のイオン注入用パターンを形
成する工程、■配線部用のイオンを注入する工程、■ア
ニール処理する工程、■シリコン酸化膜を除去する工程
、■再び酸化する工程。

■ピエゾ抵抗部のイオン注入用パターンを形成する工程
、■ピエゾ抵抗部用のイオンを注入する工程、■アニー
ル処理する工程及び■再び酸化する工程からなる場合、
あるいは、■配線部のイオン注入用パターンを形成する
工程、■配線部用のイオンを注入する工程、■ピエゾ抵
抗部のイオン注入用パターンを形成する工程、■ピエゾ
抵抗部用のイオンを注入する工程、■アニール処理する
工程、■酸化膜を除去する工程及び■再び酸化する工程
からなる場合である。

一方、ピエゾ抵抗部１９と配線７１との関係を明瞭にす
るために、第７図中央に位置するとニジ抵抗部１９を第
８図に拡大して示す。

（工程１２）　　さらに、同図（ｍ）に示すように、圧
力０．３Ｔｏｒｒ、温度３００±２℃の条件で、反応ガ
スとしてシラン（ＳｉＨ，）＝６ＳＣＣＭ、窒素ガス（
Ｎ２　）＝ｌ　９４ＳＣＣＭを流し、Ｐ−ＣＶＤ法（化
学的気相成長法）により、表面保護膜として窒化膜（Ｓ
ｉＮｘ）２３を形成する。

なお、同図（ｍ）は前記第７図の■−■線に沿う断面図
である。

（工程１３）　　次に、同図（ｎ）に示すように、シリ
コン基板１の下面に膜厚１．０μｍのフォトレジスト膜
２５を塗布形成し、所定のフォトマスクを用いて露光及
び現像を行い、さらに窒素雰囲気中で９０秒間、１４０
±２℃の熱処理（ハードベーキング）を行うことにより
、ダイアフラム形成用のレジストパターンを形成する。

（工程１４）　続いて、同図（０）に示すように、前記
シリコン基板ｌの下面に形成したフォトレジスト膜２５
のパターンをマスクにして、バッファフッ酸（ＢＨＦ）
液によりウェットエツチングを行い、シリコン基板ｌの
下面に形成したシリコン酸化膜２１を選択的に除去する
。その後、ガス圧０．３Ｔｏｒｒ、高周波電力２００Ｗ
の条件でプラズマアッシング（灰化）を４０分間行い、
フォトレジスト膜２５を除去する。

（工程１５）　　さらに、同図（ｐ’）に示すように、
シリコン基板ｌの上面に形成した窒化膜２３の上に膜厚
１．０μｍのフォトレジスト膜２７を塗布形成後所定の
フォトマスクを用いて露光及び現像を行い、その後１４
０±２℃の熱処理（ハードベーキング）を９０秒間行う
ことにより、ピエゾ抵抗１９から延びた配線７１と電気
的接触（オーミックコンタクト）を行うためのコンタク
トホール用パターン２９を形成する。

（工程１６）　次に、同図（ｑ）に示すように、前記フ
ォトレジスト膜２７をマスクにして反応性イオンエツチ
ング（ＲＩ　Ｅ）法を行い、窒化膜２３上にシリコン基
板ｌ上のシリコン酸化膜２１上面まで達するコンタクト
ホール用開口３２を形成する。

その後、ガス圧０．３Ｔｏｒｒ、高周波電力２００Ｗの
条件でプラズマアッシング（灰化）を４０分間行い、フ
ォトレジスト膜２７を剥離する。

続いて５分間ずつ５回超純水により流水洗浄し、さらに
スピンドライ法により乾燥させる。

（工程１７）　次に、同図（ｒ）に示すように、シリコ
ン基板ｌの下面に形成したシリコン酸化膜２１のパター
ンをマスクにしてシリコン基板ｌの下面中央部をヒドラ
ジンを用いて異方性エツチング（異方性：圧延、引抜き
、押出し等の加工を施した材料において生ずる現象で、
該材料の方向によって機械的性質や結晶配列等が異なる
現象をいう。）し、キャビティ部３０を形成し、薄膜化
してダイヤフラム３１を形成する。

第７図に、キャビティ部３０を透視して見たときの輪郭
を破線で示す。

さらに第９図上方には、第７図に破線で示した部分のみ
を実線で強調して示し、第９図下方には、ダイヤフラム
３１を断面方向から見たときの状態を示し、異方性エツ
チングにより形成されたキャビティ部３０の形状を明ら
かにする。

すなわち、キャビティ部の最下面３０１は六角形状を呈
し、一方、キャビティ部の上面３０２は矩形状を呈して
いる。

（工程１８）　続いて、同図（Ｓ）に示すように、上記
バターニングされた窒化膜２３をマスクにしてバッファ
フッ酸（ＢＨＦ）液によるウェットエツチングを行い、
シリコン基板ｌ上面のシリコン酸化膜２１にコンタクト
ホール３３を形成するとともに、シリコン基板１下面に
残存しているダイヤフラム形成用シリコン酸化膜２１を
バッファフッ酸（ＢＨＦ）液を用いて除去する。

次に当該シリコン基板ｌを５分間ずつ５回超純水により
流水洗浄し、さらにスピンドライ法により乾燥させる。

コンタクトホール３３を第１０図において斜線で示す。

コンタクトホール３３は、後の工程で形成されるアルミ
ニウムパッド３９と前記配線７１とを電気的に接触（オ
ーミックコンタクト）させる部分として機能する。

（工程１９）　　さらに、同図（１）に示すように、ブ
リ加熱温度２３０±３０℃、２００Ｗの条件で１０分間
スパッタリングを行い、膜厚１．５±０．１μｍのアル
ミニウム（八β）膜３５を蒸着形成する。

続いて、同図（ｕ）に示すように、電極パターンを形成
するために膜厚１．０μｍのフォトレジスト膜３７を塗
布形成する。

続いて、同図（Ｖ）に示すように、マスク合わせの後、
露光および現像を行い、窒素ガス中において、１４０±
２℃の熱処理（ハードベーキング）を９０秒間行い電極
パターンを形成する。

（工程２０）　次に、同図（Ｗ）に示すように、エツチ
ング液（Ｈ，ＰＯ４：　ＨＮＯ，：　ＣＨ，Ｃ００Ｈ：
ＨｔＯ＝１６：ｌ：２＋１）を用い、４０℃　程度に加
熱し、上記バターニングされたフォトレジスト膜３７を
マスクにしてウェットエツチングを行ない、アルミニウ
ムパッド３９を形成する。

最後に圧力０．３Ｔｏｒｒ、高周波電力２００Ｗの条件
でプラズマアッシング（灰化）を４０分間行い、フォト
レジスト膜３７を除去する。

次に第１１図においてアルミニウムパッド３９を斜線で
示す。

以上の工程を経て作成した圧力センサチップ８１は、−
例として第１２図に示すように、その外周部８３におい
て台座８５に固定される。このとき、キャビティ部３０
は基準圧力室として機能し、例えば１０Ｔｏｒｒ以下の
真空に保たれる。

台座８５は、圧力センサチップ８１に熱歪を加えないよ
うに、その材質と同等のシリコンやガラス等により形成
され、熱歪の影響を吸収できる程度の厚さにしてステム
８７に固定される。

また、圧力センサチップ８１の表面のアルミニウムパッ
ド３９とビン（端子）８９とは金ワイヤ９０で接続され
ている。

さらにキャップ９１とステム８７とは放電加工やハンダ
付は等で接着されている。

キャップ９１の上端にはバイブ９３が設けられ、バイブ
９３を通して測定媒体の外部圧力が圧力センサチップ８
１の上部から印加されるようになっている。

圧力センサチップ８１のダイヤフラムが外部圧力に応じ
て変化すると、ダイヤフラム表面に形成されたピエゾ抵
抗の電気抵抗値が変化するため、この電気抵抗値の変化
を電気信号として出力し外部回路において増幅・計測す
ることにより外部圧力を測定できることは前述の通りで
ある。

次に回路図を参照しながら、圧力測定の原理を説明する
。

まず、第１３図に図示するシリコン基板のｐ型ピエゾ抵
抗ＡおよびＣと、ｐ型ピエゾ抵抗ＢおよびＤとの間には
、等測的に第１４図にて図示するごときブリッジ回路が
形成されることになる。

よって、このブリッジ回路に駆動用の定電流ｉ（一般に
数ｍＡ）を供給すれば、ダイヤフラムに加えられた圧力
に応じて生じた電気抵抗値の可変分を電圧として検出す
ることができる。

なお、抵抗ＥおよびＦはブリッジ回路のバランスをとる
ための調整用抵抗である。電圧測定のときには両者を短
絡して測定する。

今、第１４図に示す回路のａ端子とｂ端子間に電流ｉを
流したとき、出力電圧Ｖは次式で表わされる。

出力電圧Ｖは、ダイヤフラムの両面に対する圧力差のな
いときは理論的には零であり、ダイヤフラムの上面側か
ら圧力が加わりダイヤフラムが下方へ湾曲する場合には
抵抗ＡとＢの間の出力端子と、抵抗ＣとＤの間の出力端
子間には電位差ΔＶが生じる。

この電位差ΔＶが圧力に応じて生じたピエゾ抵抗の電気
抵抗値の可変分を表わしている。

［発明の効果］ 以上詳述したように、本発明は、半導体圧力センサの製
造方法において、一導電型の半導体基板表面に、該基板
とは逆導電型の抵抗体を形成するに際し、半導体基板表
面に、該半導体基板の特定の結晶方位を示す基準パター
ンを形成する工程と、前記基準パターンにより示された
結晶方位を基準にして抵抗体の配設方向を決定する工程
と、前記決定された配設方向にしたがい、半導体基板表
面に抵抗体を配設形成する工程とを含むことを配設形成
する、ものであるから、シリコン基板上への抵抗体の配
設形成方向を所望の結晶方位に精度良（合致させること
ができ、半導体圧力センサの素子特性を安定化し、歩留
まりを向上させることができるという、優れた効果を奏
する。

また、形成された基準パターンにより示される結晶方位
は、半導体基板の実際の結晶方位に対して、−０．１°
〜＋０．１６の範囲内にあるため、従来のオリエンテー
ションフラット（精度−１’〜＋１’）に比して素子特
性を安定化させることができる。

さらに、抵抗体な配設形成する工程は、抵抗体のパター
ンが描画されたマスクの一部に短冊状バターンを少なく
とも１個設け、半導体基板上に形成された基準パターン
の少なくとも１辺と前記短冊状パターンの少な（とも１
辺とを平行に位置させてマスク合わせを行なった後、前
記抵抗体のパターンが描画されたマスクを介して半導体
基板上に抵抗体を配設形成するようにして行うことによ
り、方位合わせが確実かつ迅速となり所望の位置に抵抗
体を配設形成することができる。

また、上記基準パターン形状は、具体的には六角形を呈
するため、方位合わせが容易である。

抵抗体としては、拡散型ピエゾ抵抗素子（ゲジ抵抗）が
使用されるため、媒体の圧力変化に対する応答性に優れ
る。

さらに、基準パターンを形成する工程は、円形パターン
を有するマスクを用い、半導体基板をウェットエツチン
グすることにより行うことにより、基準パターンの形成
工程が容易となる。

また、円形パターンは、複数の円形パターンが行列配置
されたものからなるものとすることにより、抵抗体のパ
ターンが形成されたマスクのシリコン基板に対する方位
合わせが容易となる。

【図面の簡単な説明】

第１図（ａ）〜（ｗ）は、本発明に係る半導体圧力セン
サの各製造工程を示す断面図、第２図は、本発明の実施
例で使用するガラスマスクを示す図、 第３図は、第２図のガラスマスクの円形パターン領域の
一部の拡大図、 第４図は、本発明の実施例で得られた結晶方位確認用マ
ークを示す図、 第５図は、本発明の実施例で使用するピエゾ抵抗パター
ンが形成されたフォトマスクを示す図、 第６図は、第５図のフォトマスクの短冊状パターン領域
の一部の拡大図、 第７図は、本発明の実施例で得られたピエゾ抵抗パター
ンを示す図、 第８図は、第７図のピエゾ抵抗パターンの拡大図、 第９図は、第７図において破線で示したキャビティ部を
示す図、 第１Ｏ図は、本発明の実施例で得られたコンタクトホー
ルを示す図、 第１１図は、本発明の実施例で得られたアルミニウムパ
ッドを示す図、 第１２図は、本発明に係る半導体圧力センサの断面図、 第１３図は、本発明の実施例で得られたシリコン基板上
のピエゾ抵抗の配置図、 第１４図は、本発明の半導体圧力センサの等価回路図で
ある。 （主要部分の符号の説明） １・・・シリコン基板 １１・・・結晶方位確認用マーク １９・・・ピエゾ抵抗 ６１・・・短冊状パターン 第１図 第１ 図 第１図 第１図 第１ 図 第１ 図 ｒｒ−一 ゴ］ 、４−１／　５７ 「 ］ オー−５３ オド−５３ 」 第２図 ＜１１０＞ ０１　　　　第４図 一一一一嗜−＜００１＞ 第８図 第９図 第１２図

Claims (7)

【特許請求の範囲】
1. （１）半導体圧力センサの製造方法において、一導電型
   の半導体基板表面に、該基板とは逆導電型の抵抗体を形
   成するに際し、 半導体基板表面に、該半導体基板の特定の結晶方位を示
   す基準パターンを形成する工程と、前記基準パターンに
   より示された結晶方位を基準にして抵抗体の配設方向を
   決定する工程と、前記決定された配設方向にしたがい、
   半導体基板表面に抵抗体を配設形成する工程と を含むことを特徴とする、半導体圧力センサの製造方法
   。
2. （２）形成された基準パターンにより示される結晶方位
   が、半導体基板の実際の結晶方位に対して、−０．１°
   〜＋０．ｌ°の範囲内にある、請求項１記載の製造方法
   。
3. （３）抵抗体が、ピエゾ抵抗である、請求項１記載の製
   造方法。
4. （４）基準パターンを形成する工程は、円形パターンを
   有するマスクを用い、半導体基板をウエットエッチング
   することにより行なう、請求項１記載の製造方法。
5. （５）円形パターンは、複数の円形パターンが行列配置
   されたものからなる、請求項４記載の製造方法。
6. （６）抵抗体を配設形成する工程は、 抵抗体のパターンが描画されたマスクの一部に短冊状パ
   ターンを少なくとも１個設け、 半導体基板上に形成された基準パターンの少なくとも１
   辺と前記短冊状パターンの少なくとも１辺とを平行に位
   置させてマスク合わせを行なった後、 前記抵抗体のパターンが描画されたマスクを介して半導
   体基板上に抵抗体を配設形成する、請求項１記載の製造
   方法。
7. （７）基準パターンは、形状が六角形である、請求項６
   記載の製造方法。