JPH04126477A

JPH04126477A - デジタルｃｃｄカメラ

Info

Publication number: JPH04126477A
Application number: JP2247742A
Authority: JP
Inventors: Yukio Mori; 幸夫森; Haruhiko Murata; 治彦村田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-09-17
Filing date: 1990-09-17
Publication date: 1992-04-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、撮像素子にＣＣＤアレイを使用し、且つ、撮
像出力のデジタル処理を行うデジタルＣＣＤカメラ′に
関する。

（ロ）従来の技術撮像素子にＣＣＤアレイを使用したＣＣＤカメラの改良
は従来より種々提案されており、例えばＣＣＤ出力のノ
イズ低減に関するものとして特開平２−５８４８２号公
報（ＨＯ４ＮＳ／３３５）がある。この従来例はローパ
スフィルタを使用してＣＣＤ出力中のノイズの低減を図
るものであるが、この例に見られるように、従来のＣＣ
Ｄカメラでは、ローパスフィルタや相関二重サンプリン
グによるノイズ低減処理をアナログ的に行うようにして
いた。

（ハ）発明が解決しようとする課題上記のようにアナログ的にノイズ低減処理を行う方法で
は、ＣＣＤ出力中の後述するリセットノイズやアンプノ
イズはある程度低減できるが、アナログ信号をサンプリ
ング処理するため、サンプリングの立上り時、立下り時
の過渡現象によるノイズが出力信号中に現れるという欠
点があった。

そこで、本願発明は、そのようなサンプリングノイズの
発生を防止し、しかも、リセットノイズやアンプノイズ
を充分に低減してＣＣＤカメラのＳ／Ｎ比の向上を図る
ことを目的とする。

（ニ）課題を解決するための手段本願の第１の発明のＣＣＤカメラでは、ＣＣＤアレイの
出力信号をＡ／Ｄ変換し、そのＡ／Ｄ変換後のＣＣＤア
レイ出力のフィードスルー期間と信号期間の各デジタル
値をそれぞれサンプルホールドし、その各サンプルホー
ルド出力のタイミングを合わせたのち差分を行って撮像
出力とする。

また、本願の第２の発明のＣＣＤカメラでは、ＣＣＤア
レイの出力信号をＡ／Ｄ変換し、そのＡ／Ｄ変換後のＣ
ＣＤアレイ出力のフィードスルー期間と信号期間の各デ
ジタル値をそれぞれ複数回づつサンプリングし、そのサ
ンプリングされた上記各期間の各デジタル値をそれぞれ
累積加算し、その各加算出力のタイミングを合わせたの
ち差分を行って撮像出力とする。

（ホ）作　用上記第１の発明では、Ａ／Ｄ変換後のＣＣＤ出力信号に
対してサンプリングを行っているので、サンプリングの
際の過渡現象によるノイズのないデジタル信号に対して
差分処理が行われ、その差分処理によってＣＣＤ出力中
のリセットノイズが除去される。

一方、上記第２の発明では、Ａ／Ｄ変換後のＣＣＤ出力
信号の各フィードスルー期間と信号期間に対して複数回
づつサンプリングして累積加算しているので、信号成分
が複数倍になるのに対してランダムなアンプノイズはそ
のまま複数倍にならず信号に対して相対的に小さくなる
。また、サンプリングを複数回づつ行うと、結果的にサ
ンプリンダ周波数が高くなるから、サンプリングにより
信号帯域内に入るアンプノイズの高域成分の低域折り返
し量が減少する。そして、このようにしてアンプノイズ
の低減されたデジタル信号に対して差分処理が行われリ
セットノイズが除去される。

（へ）実施例第１図は第１の発明の一実施例の要部概略構成を示して
いる。同図に於いて、（１）は周知のインターライン転
送型のＣＣＤアレイ、（２）はその光電変換兼垂直転送
部、（３）は水平転送部であり、その水平転送部（３）
からの信号電荷がＣＣＤアレイ上に形成されたＦＤＡ　
（７０−ティング・デイフュージョン・アンプ）（４）
で信号電圧に変換されて出力されるようになっている。

前記ＦＤＡ（４）は、第２図に等価回路を示す様に、基
本的には電荷・電圧変換用の検出容量（Ｃｓ）とＭＯＳ
型のリセット用ＦＥＴ（Ｔ、）及び複数個のＭＯＳ　−
Ｆ　Ｅ　Ｔ（Ｔ、）〜（Ｔ、）からなるアンプによって
構成され、上記リセット用ＦＥＴ（Ｔ、）に水平転送り
ロックに同期したリセットパルス（第３図ｂ）が印加さ
れる度に第３図（ｃ）のようなＣＣＤ１素子毎の信号を
出力する。

ここで、上記ＦＤＡ（４）の出力信号（Ｃ）には、Ｊセ
ット期間（ｔｌ）及び信号期間（ｔ、）以外に、リセッ
トパルス（ｂ）がリセット用ＦＥＴ（Ｔ、）のゲート・
ソース間容量と上記検出容量（Ｃｓ）に分配されてＦＤ
Ａ出力に現れるフィードスルー期間（ｔ、）が存在する
。そして、このフィードスルー期ａ　（ｔ　＊　）の電
圧レベル（これをフローティングレベルという）に各素
子毎の信号電圧が重畳されて出力される。

従って、上記フィードスルー期ｒＩ！Ｊ（Ｅｌ）と信号
期間（ｔ、）のレベル差が各素子の電荷量に応じた信号
電圧の大きさになる。

さて、第１図に戻って、ＦＤＡ（４）の出力信号（ｃ）
は、Ａ／Ｄ変換回路（５）でクロック（ａ）によりフィ
ードスルー期間（ｔ、）及び信号期間（【、）にそれぞ
れ少なくとも１回づつサンプリングされてＡ／Ｄ変換さ
れる。このＡ／Ｄ変換回路（５）の出力信号は、サンプ
ルホールド回路を構成する第１第２ラッチ回路（６０７
）に導かれ、フィードスルー期間（ｔ、）のデジタル値
がラッチパルス（ｄ）のタイミングで第１ラッチ回路（
６）にホールドされ、信号期間（ｔ、）のデジタル値が
ラッチパルス（ｅ）により同様に第２ラッチ回路（７）
にホールドされる。

このホールドされた上記各期間（ｔｍ）（ｔｍ）ののデ
ジタル信号は、何れもラッチパルス（ｆ）により第３第
４ラツチ回路（８）（９）でそれぞれラッチされたのち
差分回路（１０）に与えられ、そのデジタル差分出力信
号が上記パルス（ｆ）により第５ラッチ回路（１１）で
順次ラッチされて撮像出力°信号として導出されるので
ある。

この実施例によれば、リセット用ＦＥＴ（Ｔ、）がリセ
ットされる度に前述のフローティンダレベルが変動する
リセットノイズを差分回路（１０）によって相殺除去で
き、且つ、アナログ信号のサンプリング時の過渡現象に
よるノイズは発生しないことになる。又、Ｆ　Ｅ　Ｔ　
（Ｔ、）〜（Ｔ、）からなるアンプ部で発生する所謂ア
ンプノイズも上記差分回路（１０）によっ−である程度
は除去される。

しかし、上記アンプノイズの帯域はサンプリング周波数
ｆｓ（ラッチパルス（ｄ）（ｅ）（ｆ）の周波数）より
も充分高域まで広がっているので、ラッチ回路（６）〜
（１１）を通ることにより、上記ノイズの高域成分がｆ
、／２の信号帯域内に低域折り返しとなって現れる。こ
のため、撮像出力信号中のアンプノイズが増大すること
になる。従って、第１図の実施例ではアンプノイズを充
分に低減できない。

そこで、第４図はそのような点を改善した第２の発明の
一実施例を示しており、以下、この実施例で先の第１図
と同一部分は同一番号を付して説明を割愛し、相違点の
み詳述する。

第４図に於いて、Ａ／Ｄ変換回路（５）は第１図の場合
とは興なり、ＦＤＡ（４）の出力信号（Ｃ）（第５図）
のフィードスルー期ｆｌｎ（ｔｍ）と信号期間（【、）
をそれぞれ４回づつサンプリングしてＡ／Ｄ変換するよ
う第１図の場合よりも高速のクロック（ａ）によって動
作するようになっており、その出力信号は第１第２サン
プリング兼累算回路（１２）（１３）に入力される。

第１サンプリング兼累算回路（１２）は、ラッチ回路と
加算回路の組み合わせ等によって構成され、前記Ａ／Ｄ
変換出力のフィードスルー期間（ｔ、）をサンプリング
パルス（ｄ）によって４回づつサンプリングし、その各
サンプリングしたデジタル値を順次累積加算して出力す
る。第２サンプリング兼累算回路（１３）も同様に前記
Ａ／Ｄ変換出力の信号期間（ｔ、）をサンプリングパル
ス（ｅ）によって４回づつサンプリングし、その各サン
プリングしたデジタル値を順次累積加算して出力する。

そして、この各回路（１２）（１３）はリセットパルス
（ｇ）により１素子期間毎にリセットされる。

この第１第２サンプリング兼累算回路（１２）（１３）
の各出力信号は、ラッチパルス（ｆ）のタイミングでラ
ッチ回路（８）（９）にそれぞれラッチされたのち第１
図の場合と同様に差分回路回路（１０）でその両者の差
分が行われ、その出力信号がラッチ回路（１１）で順次
ラッチされて撮像出力として導出されるのである。

ここで、上記のようにＡ／Ｄ変換出力を４回づつサンプ
リングして累積加算すると、信号成分は第１図の場合の
４倍になるが、ランダムである前述のアンプノイズ成分
は２倍になる。従って、信号成分に対してアンプノイズ
が相対的に〆に減少することになる。また、この場合、
サンプリング周波数も第１図の場合の４倍即ち４ｆ、に
なり、２ｆ、以下に現れる上記アンプノイズの低域折り
返し分のうちｆ、７２以下の信号帯域内の成分は、第１
図の場合よりもかなり少なくなる。

（ト）発明の効果以上の如く本願の第１の発明によれば、ＣＣＤアレイで
発生するリセットノイズを除去できるだけでなく、サン
プリング回路を通る際の過渡現象によるノイズの発生を
抑えることができる。

また、本願の第２の発明によれば、上記リセットノイズ
を除去でき、且つ、ＣＣＤアレイのアンプノイズ自体を
低減できるとともに、サンプリング回路によって発生す
る上記アンプノイズの低域折り返し量も低減できる。

【図面の簡単な説明】

第１図は本願の第１の発明の一実施例を示す要要部ブロ
ック図、第２図はそのＣＣＤアレイ内のＦＤＡの等価回
路図、第３図はタイミングチャートである。第４図は本願の第２の発明の一実施例を示す要部ブロッ
ク図、第５図はそのタイミングチャートである。（１）：ＣＣＤアレイ、（５）：Ａ／Ｄ変換回路、（６
）（７）：サンプルホールド回路としての第１第２ラツ
チ回路、（８）（９）（１１）　：ラッチ回路、（１０
）：差分回路、（１２）（１３）　：第１第２サンプリ
ンダ兼累算回路

Claims

【特許請求の範囲】

（１）撮像素子としてのＣＣＤアレイと、該アレイの出
力信号をアナログ・デジタル変換するＡ／Ｄ変換回路と
、そのＡ／Ｄ変換された前記ＣＣＤアレイの出力信号の
フィードスルー期間と信号期間の各デジタル値をそれぞ
れサンプルホールドする回路と、その各サンプルホール
ド出力を同一タイミングでそれぞれラッチする回路と、
その各ラッチ出力間の差分を行う差分回路とを備え、前
記差分回路からのデジタル信号を撮像出力として取り出
すようにしたデジタルＣＣＤカメラ。
（２）撮像素子としてのＣＣＤアレイと、該アレイの出
力信号をアナログ・デジタル変換するＡ／Ｄ変換回路と
、そのＡ／Ｄ変換された前記ＣＣＤアレイの出力信号の
フィードスルー期間と信号期間の各デジタル値をそれぞ
れ複数回づつサンプリングし、そのサンプリングされた
フィードスルー期間と信号期間の各デジタル値をそれぞ
れ累積加算する回路と、その各累積加算出力を同一タイ
ミングでそれぞれラッチする回路と、その各ラッチ出力
間の差分を行う差分回路とを備え、前記差分回路からの
デジタル信号を撮像出力として取り出すようにしたデジ
タルＣＣＤカメラ。