JPH0412652B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はCCIR無線ページング符号No.１または
POCSAG（British Post Office Standardisation
Advisory Group）として知られるもののような
標準的な符号を援用するページング装置で使用さ
れるページヤデコーデイング装置に関するもので
ある。

POCSAG符号は広く知られるようになりつつ
あるが、本発明を理解するためにはPOCSAGの
信号及び符号語フオーマツトを説明するのが有意
義であり、このために添付図面の第１図及び第２
図を参照する。第１図に示す信号フオーマツトは
交互に１と０とをとる少なくとも576ビツトの冒
頭部信号（preamble）１０と、各々が544ビツト
の一連のバツチ１２，１４とを具える。冒頭部信
号１０は短い時でも一つのバツチに対応する数の
ビツトと32ビツト符号語の持続時間を有する。バ
ツチ１２又は１４は32ビツト同期符号語１６と８
個のフレーム１８とを具え、これらのフレームの
各々が、各々32ビツト長の２個の符号語２０を具
える。斯くして各バツチ１２，１４は各々が32ビ
ツトの17個の符号語により形成される。

符号語２０には二種類あつて、一つはアドレス
符号語２２であり、他はメツセージ符号語２４で
ある。符号語の第１のビツトは、その値が０でア
ドレス符号語と判定し、その値が１でメツセージ
符号語と判定する。アドレス符号語の場合は、ビ
ツト２〜19がそのページング受信機に割り当てら
れている21ビツトの識別子の上位の18ビツトに対
応するアドレスビツトである。下位の３個のビツ
トは伝送されないが、バツチ内でアドレス符号語
を伝送しなければならないフレームを定めるのに
役立つ。所定の21ビツト識別子を有する各ページ
ング受信機には４個の個別のアドレスが割り当て
られるが、これらの４個のアドレスの特定の一つ
を選択することはビツト20及び21に割り当てられ
ている値に従つて行われる。ビツト22〜31は循環
する冗長チエツクビツトであり、最後のビツトで
あるビツト32は完全な符号語に偶数パリテイを与
えるように選ばれる。

メツセージ符号語２４の場合は、ビツト２〜21
がメツセージビツトとして割り当てられ、この後
にアドレス符号語２２の割り当てが続かず、ビツ
ト２２〜３２が続く。

１個のバツチは時間的に先行する１個の同期符
号語と、16個の他の符号語とにより形成される。
ページング受信機の識別子はバツチ１２，１４内
の所定のフレーム１８で伝送されるアドレス符号
語２２により規定されるから、ページング受信機
は割り当てられたフレーム内以外のアドレス符号
語を受け取る必要はない。このため他のフレーム
が伝送されつつある時はページング受信機をスイ
ツチオフすることができ、電池を節約することが
できる。バツチの何らかの伝送において、そのバ
ツチ内の特定の符号語位置がページングの呼びの
伝送に不要な場合は、（割り当てられていない）
アイドルアドレス符号語を伝送する。

メツセージ符号語２４の伝送に必要なページン
グの呼びは、メツセージの長さに関連する適当な
数のメツセージ符号語２４がその特定のページン
グ受信機に割り当てられている一つのアドレス符
号語２２につながれるような形状になつている。
メツセージの長さによつてはメツセージ符号語２
４（第２図）が次のバツチ迄続くこともあるが、
正規のバツチ構造、即ち同期符号語１６に率いら
れる16個の符号語２０が保たれる。

POCSAG信号構造では、ページングデコーダ
が自己を失わず冒頭信号１０と同期させ、次に同
期符号語１６と同期させる必要がある。ページン
グデコーダが同期符号語と同期していないと、成
功裡にアドレス符号語をそれらが割り当てられて
いるフレームでデコードすることができない。

動作時には、基地局からの伝送がない時キヤリ
アオフモードになるページング受信機が通常17個
の符号語毎に一回スイツチオンされ、これを32ビ
ツト符号語の持続時間続け、送られてくる可能性
のある冒頭部信号を検出するようにする。
POCSAGの場合の冒頭部信号は少なくとも18符
号語持続するから、これは速やかに検出される。
この後でページング受信機は18符号語の持続時間
中付勢され続け、冒頭部信号１０につながつてい
る同期符号語１６を検出する。この後でページン
グ受信機はデータ受信モードをとり、アドレス符
号語に割り当てられているフレームが来る迄受信
部をスイツチオフし、それから上記フレームの間
受信部をスイツチオンし、アドレス符号語をデコ
ードする。その後で次につながれているバツチ内
の同期符号語に割り当てられているタイムスロツ
ト迄デコーダはスイツチオフされ、上記タイムス
ロツトの時スイツチオンされ、その同期符号語を
デコードし、次いで次に割り当てられているフレ
ーム内のアドレス符号語をデコードする。同期符
号語が検出されない場合は、ページングデコーダ
は割り当てられている続くフレーム内のアドレス
符号語をデコードすることができない。このよう
に語同期をとり、それを保つことは本質的に大事
なことである。誤り率を十分低く保つためには同
期符号語とアドレス符号語とを受容できるように
デコードすることが大事である。

キヤリアオフ又は静状態の受信機は、32ビツト
持続時間において、各17番目の符号語毎に、自動
的に、スイツチオンし、その基地局から伝送され
る冒頭部信号を検出する。冒頭部信号が検出でき
ないときには、受信機は、再びスイツチオフす
る。一方、冒頭部信号が検出される場合には、タ
イミング手段が、18コードワードの持続時間、受
信機をスイツチオンの状態に保持し、同期符号語
を検出することができる。

同期符号語が検出されない場合、受信機は、静
状態に戻り、発生する次の冒頭部信号を検出す
る。一方、通常の状態である同期符号語が検出さ
れる場合に、受信機は、データ受信モードとな
る。このことは、受信機が、基地局の伝送と同期
していることを示唆している。また、特定の受信
機に送られるメツセージを検出するために、受信
機は、該受信機のための次のフレームが予定され
る場合には、タイミング手段によつてスイツチオ
ンされる。残りの時間では、受信機はスイツチオ
フされたままであり、バツテリーパワーをセーブ
する。データ受信モードにおいて、次の同期符号
語が検出されない場合、受信機は、フエードリカ
バリモードとなる。ここにおいて、次の冒頭部信
号又は、次の同期符号語が検出される。

英国特許第2086106A号明細書は巧みな同期回
路を具えるページヤデコーデイング回路を開示し
ているが、この既知の回路はバツチ同期をとる試
みにおいて少なくとも或る程度の誤りに耐えられ
る同期戦略をとつている。このデコーデイング回
路は受信されたビツトパターンを検査し、早期に
冒頭部信号の存在を探知する手段を具えている。
冒頭部信号と整合していること又は整合に近いこ
とが検出された時は、デコーデイング回路は受信
されたビツトパターンが同期符号語と整合するか
否かを調べる。同期符号語との整合又は整合に近
い状態が得られた時は、デコーデイング回路はバ
ツチ同期がとれているものと見做され、その場合
は次に割り当てられたフレーム内のアドレス符号
語を調べ、ページング呼びの受信を検出する。

次にデコーデイング回路は以後のバツチ内の各
同期タイムスロツトを調べ、それらのバツチ内の
同期符号語を検出し、その後でそれらのバツチ内
の割り当てられたフレームにあるアドレス符号語
を検出する。受信されたビツトパターンと蓄えら
れている基準同期符号語との間の整合が得られな
かつたり、誤りのビツトの個数が或る数以下で整
合に近いという状態が得られない時は、アドレス
フレームを調べてアドレス符号語を検出すること
はしない。１個のバツチが伝送され終わつたもの
と仮定し、次のバツチで同期符号語に割り当てら
れているタイムスロツト内で同期符号語が検出さ
れない場合は、デコーデイング回路はバツチ同期
を失つたものと見做され、キヤリアオフモードに
切り替えられ、冒頭部信号として受信したビツト
パターンを調べ整合するか又は整合に近いか否か
を判断する。

冒頭部信号として受信したビツトパターンを調
べる時、この既知の回路は、前述したように、各
バツチにおいて１個の符号語スロツト間スイツチ
オンされ、冒頭部信号が伝送されつつある場合に
冒頭部信号の検出を保証する。冒頭部信号が検出
されたら、次の受信機は同期符号語とされるビツ
トパターンを調べる。これが検出された時この既
知の回路は、前述したように、データ受信モード
をとる。

この既知のデコーデイング回路は２個の欠点を
有している。第１に（最悪の場合）18個の符号語
以上に亘る長いフエードが生じた場合に正しいバ
ツチ同期をとることができない。この場合は、符
号化されたデータがまだ送り続けられているのに
回路はキヤリアオフモードでの冒頭部信号の検出
動作に切り替わるため受信されたビツトパターン
に回復できない誤りが入つている。この結果符号
化されたデータ内で冒頭部を検出する確率は非常
に低くなり、データ（例えば、アドレス）のバツ
チを広く調べねばならなくなる。この既知のデコ
ーデイング回路の動作の第２の欠点はページング
受信機が過負荷の区切られた伝送系で使用される
場合に生ずる。POCSAGの記述内で特定される
ような区切られた伝送系は、ページング受信機が
２個の伝送区域の重なり合う領域内にあり、前の
区域のデータ伝送期間が完全な区域時間期間続く
場合に、符号語のバツチの終りにすぐ続けて冒頭
部信号を伝送することを許す。このような環境で
は、（受信されたビツトパターンが冒頭部信号と
してデコードできると仮定しても）既知の回路は
伝送されてきた冒頭部を検出できない。蓋し、一
つの区域上の伝送の終り又は区切られていない伝
送系で生ずるように、直ぐ続いて同期符号語の検
出に失敗すると、既知のデコーダは次の同期符号
語として受信されたビツトパターンだけを調べる
が、これは冒頭部信号が伝送され続けているため
存在しないからである。

本発明の目的は従来技術の装置で可能であつた
ところよりも一層効果的にバツチ同期を取り戻し
且つ保ち続けるようにするにある。

この目的を達成するため本発明によれば、冒頭
部信号の伝送に直ちに後続する符号語のバツチの
シーケンスであつて、符号語がｍビツトから成
り、バツチがｎ個の符号語から成り、バツチの第
１符号語を所定の同期符号語とし、前記冒頭部信
号が少なくともｍ（ｎ＋１）ビツト長の繰り返し
パターンから成り、且つ、少なくとも１個の前記
符号語のバツチの伝送の後にのみ、前記冒頭部信
号が繰り返えされる２進符号化信号フオーマツト
で伝送される情報をデコーデイングするページヤ
デコーデイング装置が、ページヤ受信部を具え、
伝送される２進符号化情報を受信するための手段
と、前記ページヤ受信部の出力端子に結合され、
ｍ個の連続ビツトの期間に受信されるデータを記
憶するためのシフトレジスタ段とを具え、該シフ
トレジスタ段がｍ段パラレル出力端子を有し、前
記シフトレジスタ段に記憶されるデータが、（ｎ
＋１）個の符号語に対応する時間間隔で受信され
るデータとつながるように構成し、更に、キヤリ
アオフモードにおいて、前記（ｎ＋１）個の符号
語に対応する時間間隔をおいて、ｍビツトに対応
する持続時間の間、前記ページヤ受信部をスイツ
チオンするためのタイミング手段と、キヤリアオ
フモードにおいて、前記レジスタ出力端子で、冒
頭部信号の存在を検出するとともに、前記冒頭部
信号の検出に応答して、第１の所定の期間前記ペ
ージヤ受信部をスイツチオンに維持し、同期符号
語を検出し、同期符号語の検出後前記ページヤ受
信部をデータ受信モードに切換えるとともに、前
記第１の所定の期間に同期符号語が検出されない
場合には前記ページヤ受信部をスイツチオフする
ように前記タイミング手段を設定し、同期符号語
の存在が検出される場合にはデータ受信モードに
おいて第２の所定の期間前記タイミング手段をオ
フ状態に設定し、その後、第３の所定の期間前記
受信部をオン状態にスイツチするように前記タイ
ミング手段を設定するための検出手段とを具えて
いるページヤデコーデイング装置が与えられる。

このような本発明に係るページヤデコーデイン
グ装置によれば、深いフエード又は前の伝送が終
了し、新しい伝送が開始したため信号が失われて
も伝送されてきた信号を検出し、正しく同期をと
ることができる。加えて、この装置は本来キヤリ
アオフモードで一層電池を節約できる。蓋し、既
知のPOCSAGページヤで行われるようにｎ符号
語毎ではなく、（ｎ＋１）符号語毎にターンオン
されるからである。

本発明に係るページヤ伝送装置は更に、冒頭部
信号の伝送に直ちに後続する符号語のバツチのシ
ーケンスのであつて、符号語がｍビツトから成
り、バツチがｎ個の符号語から成り、バツチの第
１符号語を所定の同期符号語とし、前記冒頭部信
号が少なくとも、ｍ（ｎ＋１）ビツト長の繰り返
しパターンから成り、且つ、少なくとも１個の前
記符号語のバツチの伝送の後にのみ、前記冒頭部
信号が繰り返えされる２進符号化信号フオーマツ
トで伝送される情報をデコーデイングするページ
ヤデコーデイング装置が、データ出力端子を有す
る受信部と、少なくともキヤリアオフモードとデ
ータ受信モードとを有するバツテリーセービング
手段であつて、前記同期符号語の後、データ受信
モードにおいて、少なくとも１個の前記符号語の
長さと等しい時間において、所定の時間に各バツ
チ毎に一度、前記受信部をターンオンし、その
後、ターンオフするバツテリーセービング手段
と、前記キヤリアオフモードの間動作しうる、冒
頭部信号の検出に応答して第１出力信号を供給す
るとともに、前記冒頭部信号が検出されているか
否かにかかわらず、同期符号語の検出に応答して
前記第１出力信号のは別個の第２出力信号を供給
するための手段を具え、前記第１出力信号の受信
時に、前記第２出力信号が受信されるまで、キヤ
リアオフモードにおいて所定の期間前記受信部を
オン状態に保持するとともに、前記第２出力信号
の受信に応答して前記バツテリーセービング手段
が前記データ受信モードで動作するように、前記
バツテリーセービング手段を制御するための検出
手段とを具えていることを特徴とする。

予め定められた数のバツチに亘りフエードリカ
バリモードでの入力信号を調べることが可能なこ
とにより、本発明のページヤデコーデイング装置
はフエードが数バツチ続いても同期を回復でき
る。これに対し、前述した既知の装置は非常に速
やかにキヤリアオフモードに切り替わるが、これ
は新しい伝送が行われる迄、即ち、冒頭部信号が
送られてくる迄バツチ同期がとれないことを意味
する。

以下に第３〜５図につき本発明を詳細に説明す
る。

ページング受信機１００は受信機部１０２を具
えるが、この受信機部１０２は受信機電力制御回
路１０４によりオンオフされる。そしてこの受信
機電力制御回路１０４がタイミング制御回路１０
６により制御される。32段のシフトレジスタ１０
８を受信機部１０２に結合するシフトレジスタ１
０８の各段の手段端子をアドレス検出器１１０
と、冒頭部及び同期検出器１１２とに結合する。
但し、図面を簡明ならしめるため32個の出力端子
の一部しか図示していない。冒頭部及び同期検出
器１１２は２個の出力端子１１４，１１６を有す
るが、これらの出力端子１１４及び１１６には
夫々冒頭部信号及び同期ビツトパターンが検出さ
れたことを示す出力信号が現れる。これらの出力
端子１１４，１１６は冒頭部及び同期パルス発生
器１１８に接続する。出力端子１１４に出力信号
が現れると、これに応答して冒頭部及び同期パル
ス発生器１１８がライン１２０にパルスを与え
る。これと類似した態様で出力端子１１６に出力
信号が現れると、ライン１２２にパルスがのる。
これらのライン１２０及び１２２はタイミング制
御回路１０６に結合する。アドレス符号語を伝送
するフレームの番号を保持するフレーム番号メモ
リ１２４もタイミング制御回路１０６に結合す
る。

ページング受信機１００に割り当てられている
アドレスを蓄えるアドレスメモリ１２８をアドレ
ス検出器１１０に結合する。アドレス検出器１１
０の出力端子を警報制御回路１３０に接続する。
警報制御回路１３０は音響トランスデユーサ１３
２の付勢を制御する。タイミング制御回路の一個
の出力端子をアドレス検出器１１０に接続する。

ページング受信機１００が既にビツト及びバツ
チ同期がとられているものとすると、タイミング
制御回路１０６は受信機電力制御回路１０４をし
て各バツチの同期符号語期間及び割り当てられた
フレーム期間受信機部１０２を付勢せしめる。ペ
ージング受信機１００に割り当てられているアド
レスが検出されると、警報制御回路１３０が音響
トランスデユーサ１３２を付勢せしめる。

以下第４図及び第５図につきフエードリカバリ
モード及びキヤリアオフモードにおけるデコーデ
イング装置の動作を説明する。

第４図において左側の部分はデータ受信モード
を示し、右側の部分はフエードリカバリモードを
示す。後者では受信機にとつてデータが失われて
いるが、これを第４Ａ図の波形図で破線により示
してある。

データ受信モードでは冒頭部信号１０（第４図
には示さず）及び同期符号語１６が検出されてお
り、受信機はビツト同期もバツチ同期もとられて
いる。これは第４Ｂ図の波形図に示されている
が、受信機部１０２（第３図）は期間４０におい
てスイツチオン又はパワーアツプされ、同期符号
語１６を受け取る。

冒頭部及び同期パルス発生器１１８は同期符号
１６のパリテイビツト、即ちビツト32の終りに対
応する時刻に同期パルス４２を発生する（第４Ｃ
図）。これらの同期パルスはタイミング制御回路
１０６により使用され、受信機電力制御回路１０
４に信号を送り、受信機部１０２のスイツチング
を制御し、アドレス符号語を検出し、次の同期符
号語が受信されるのを期待して各第17符号語毎に
出力信号を生ずるタイミング制御回路１０６内の
カウンタにより次のバツチの開始時において同期
符号語の生起する時刻を予想するのに役立つ。

一度び同期符号語が検出されると、アドレス符
号語が割り当てられているフレーム１８（第１
図）が開始する迄タイミング制御回路１０６は受
信機電力制御回路１０４により受信機部１０２を
スイツチオフするか又は電力を下げる。そしてア
ドレスフレームが開始する時点でタイミング制御
回路１０６は受信機部１０２をスイツチオンし、
これをその特定のフレームが持続する間続ける。
これを第４Ｂ図にパルス４４として示す。アドレ
スフレームが終了した時点で、タイミング制御回
路１０６は再び受信機部１０２をスイツチオフ
し、これを次の同期符号語タイムスロツトが開始
する迄続ける。そして同期符号語タイムスロツト
が開始する時点で受信機部１０２は再びスイツチ
オンし、上述したプロセスを反復する。

第４Ａ図に破線で示したように、例えば受信信
号が次第に消えてゆくため、データが失われた
り、検出できない程破損している場合は、同期符
号語タイムスロツトの持続時間中受信機部１０２
がスイツチオンされていても同期符号語は検出さ
れないし、冒頭部及び同期パルス発生器１１８も
同期パルスを発生しない。これらの同期パルスの
第１のものを検出し損ねた時は、第４Ｄ図の時間
線図に矢印４６で示したように、タイミング制御
回路１０６はページヤをデータ受信モード４８か
らフエードリカバリモード５０へ切り替える。同
期パルス４２が発生しないから、タイミング制御
回路１０６は受信機電力制御回路１０４を抑え、
割り当てられたアドレスフレームタイムスロツト
でも受信機部１０２がスイツチオンされない。タ
イミング制御回路１０６は動作し続け、各17番目
の符号語タイムスロツト毎に受信機部１０２をス
イツチオンし、同期をとり戻すように試みる。但
し、ページヤはフエードがやめばデータ受信が保
たれるように深いフエードにはないものとする。
フエードリカバリモードでは正しいデータが受信
されたか否か、従つてビツト同期が保たれている
か否かを判定することはできない。斯しくして入
つてくるタイミング誤差を考慮に入れるために、
デコーデイング装置は各第１７符号語で第31、32
及び第33番のビツト位置で、データの伝送が止ま
つたためデータが失われた場合のように、冒頭部
信号及び同期符号語として入来するデータを調べ
る。フエードリカバリモードは予め定められた数
のバツチ、例えば30バツチの間保たれる。そして
それが終わつた時タイミング制御回路１０６はデ
コーデイング装置をキヤリアオフモードに切り替
える。フエードリカバリモードが保たれるバツチ
の正確な数は送信機と受信機のデータ周波数で発
振する水晶発振器の安定度と、使用されるビツト
同期技術の特性の関数である。第31ビツト位置で
同期符号語を検出するために、受信機部１０２は
通例よりも１ビツト速くターンオンされる。加え
て、第33ビツト位置で同期符号語を検出するため
に、受信機部１０２は通例よりも１ビツト遅くタ
ーンオフされる。

キヤリアオフモードでは受信機部１０２がスイ
ツチオンされ、入力信号がクロツクされて32ビツ
ト期間32段シフトレジスタ１０８に入り、それか
ら受信機部１０２がスイツチオフされる。シフト
レジスタ段の出力端子は並列に冒頭部及び同期信
号検出器１１２に結合されている。冒頭部信号又
は同期符号語がシフトレジスタ１０８に蓄えられ
なかつた場合は、正確に18符号語後受信機部１０
２はスイツチオンされ、既に蓄えられているデー
タに連結されることにより別の32ビツトが蓄えら
れる。各ビツトがクロツクされて入つてくるか
ら、冒頭部及び同期検出器１１２によりチエツク
が行われ、冒頭部信号又は同期符号語の32ビツト
がシフトレジスタ１０８内に存在するか否かを知
る。新規の伝送が行われつつあることを示す冒頭
部信号が検出された場合は、冒頭部及び同期パル
ス発生器１１８がライン１２２に出力信号を出
す。ライン１２２はタイミング制御回路１０６に
結合されており、このタイミング制御回路１０６
が、同期符号語が検出されない場合は、同期符号
語が検出される迄最大では符号語の持続時間受信
機部１０２を保ち続ける。同期符号語が検出され
た場合は、冒頭部及び同期パルス発生器１１８が
同期パルスを出力し、この同期パルスがタイミン
グ制御回路１０６をしてデコーデイング回路をデ
ータ受信モードに切り替えせしめる。

フエードが長いため信号が失われた場合は、第
１に検出されるものは同期符号語となる。斯くし
て各18符号語毎に受信機部１０２をスイツチオン
することにより、デコーダは17個のバツチの持続
時間バツチ内の全ての相対ビツト位置を捜索する
ことができる。上述したようにシフトレジスタ１
０８を用いることにより、受信機部１０２のオン
オフが入来データに同期させられていないにもか
かわらず、同期符号語をピツクアツプすることが
できる。これを如何にして行うかを第５図につき
説明する。

波形図５ＡはPOCSAG符号構造で通例である
ように、各17符号語毎に１個の同期符号語を具え
る入来データを示す。第５Ｂ図は各18符号語毎に
受信機部１０２をスイツチオンすることを示す。
第５Ｃ図はデータの32ビツトのブロツクがシフト
レジスタ１０８に読み込まれるところを示す。左
側のブロツクは最初に受信されるものであるが、
32ビツトを具え、そのうちのいくつかが同期符号
語の第１の部分Ｘである。受信機部１０２が次に
ターンオンされる時読み込まれる最初のデータは
次の同期符号語の第２の部分Ｙである。部分Ｘと
Ｙがシフトレジスタ内でつながつて完全な同期符
号語を形成する時に（第５Ｄ図）、冒頭部及び同
期検出器１１２はシフトレジスタ１０８が同期符
号語を蓄えていることを認識し、冒頭部及び同期
パルス発生器１１８をして同期パルスを発生せし
める（第５Ｅ図）。この同期パルスはタイミング
制御回路により受信機電力制御回路１０４をリセ
ツトするのに使用され、ページヤは以前のように
データ受信モードで動作することになる。

以上特にPOCSAGフオーマツトにつき本発明
に係るデコーデイング装置を説明してきたが、固
定長の規則的なバツチ構造を有し、各バツチが同
期符号語を具え、バツチ内での同期符号語の位置
がアドレス及びメツセージ符号語又はそのいずれ
か一方に対して固定されており、このようなバツ
チがいくつかつながつて先行する冒頭部信号を具
え、送信信号を形成する他のフオーマツトに適応
させることもできる。

【図面の簡単な説明】

第１図はPOCSAG信号のフオーマツトの説明
図、第２図は第１図の符号語の拡大説明図、第３
図は本発明に係るページヤデコーデイング装置を
理解するのに必要な部分を示すページング受信機
のブロツク図、第４図はデータ受信モードからフ
エードリカバリモードへの変化を示す波形図、第
５図はキヤリアオフモードでのデコーデイング装
置の動作を示す波形図である。 １０……冒頭部信号、１２，１４……バツチ、
１６……同期符号語、１８……フレーム、２０…
…符号語、２２……アドレス符号語、２４……メ
ツセージ符号語、１００……ページング受信機、
１０２……受信機部、１０４……受信機電力制御
回路、１０６……タイミング制御回路、１０８…
…シフトレジスタ、１１０……アドレス検出器、
１１２……冒頭部及び同期検出器、１１４，１１
６……出力端子、１１８……冒頭部及び同期パル
ス発生器、１２０，１２２……ライン、１２４…
…フレーム番号メモリ、１２８……アドレスメモ
リ、１３０……警報制御回路、１３２……音響ト
ランスデユーサ。

Claims (1)

1. 【特許請求の範囲】 １ 冒頭部信号の伝送に直ちに後続する符号語の
   バツチのシーケンスであつて、符号語がｍビツト
   から成り、バツチがｎ個の符号語から成り、バツ
   チの第１符号語を所定の同期符号語とし、前記冒
   頭部信号が少なくともｍ（ｎ＋１）ビツト長の繰
   り返しパターンから成り、且つ、少なくとも１個
   の前記符号語のバツチの伝送の後にのみ、前記冒
   頭部信号が繰り返えされる２進符号化信号フオー
   マツトで伝送される情報をデコーデイングするペ
   ージヤデコーデイング装置が： ページヤ受信部を具え、伝送される２進符号化
   情報を受信するための手段と、 前記ページヤ受信部の出力端子に結合され、ｍ
   個の連続ビツトの期間に受信されるデータを記憶
   するためのシフトレジスタ段とを具え、該シフト
   レジスタ段がｍ段パラレル出力端子を有し、前記
   シフトレジスタ段に記憶されるデータが、（ｎ＋
   １）個の符号語に対応する時間間隔で受信される
   データとつながるように構成し、更に、 キヤリアオフモードにおいて、前記（ｎ＋１）
   個の符号語に対応する時間間隔をおいて、ｍビツ
   トに対応する持続時間の間、前記ページヤ受信部
   をスイツチオンするためのタイミング手段と、 キヤリアオフモードにおいて、前記レジスタ出
   力端子で、冒頭部信号の存在を検出するととも
   に、前記冒頭部信号の検出に応答して、第１の所
   定の期間前記ページヤ受信部をスイツチオンに維
   持し、同期符号語を検出し、同期符号語の検出後
   前記ページヤ受信部をデータ受信モードに切換え
   るとともに、前記第１の所定の期間に同期符号語
   が検出されない場合には前記ページヤ受信部をス
   イツチオフするように前記タイミング手段を設定
   し、同期符号語の存在が検出される場合にはデー
   タ受信モードにおいて第２の所定の期間前記タイ
   ミング手段をオフ状態に設定し、その後、第３の
   所定の期間前記受信部をオン状態にスイツチする
   ように前記タイミング手段を設定するための検出
   手段とを具えているページヤデコーデイング装
   置。 ２ 冒頭部信号の伝送に直ちに後続する符号語の
   バツチのシーケンスのであつて、符号語がｍビツ
   トから成り、バツチがｎ個の符号語から成り、バ
   ツチの第１符号語を所定の同期符号語とし、前記
   冒頭部信号が少なくともｍ（ｎ＋１）ビツト長の
   繰り返しパターンから成り、且つ、少なくとも１
   個の前記符号語のバツチの伝送の後にのみ、前記
   冒頭部信号が繰り返えされる２進符号化信号フオ
   ーマツトで伝送される情報をデコーデイングする
   ページヤデコーデイング装置が： データ出力端子を有する受信部と、 少なくともキヤリアオフモードとデータ受信モ
   ードとを有するバツテリーセービング手段であつ
   て、前記同期符号語の後、データ受信モードにお
   いて、少なくとも１個の前記符号語の長さと等し
   い時間において、所定の時間に各バツチ毎に一
   度、前記受信部をターンオンし、その後、ターン
   オフするバツテリーセービング手段と、 前記キヤリアオフモードの間動作しうる、冒頭
   部信号の検出に応答して第１出力信号を供給する
   とともに、前記冒頭部信号が検出されているか否
   かにかかわらず、同期符号語の検出に応答して前
   記第１出力信号とは別個の第２出力信号を供給す
   るための手段を具え、前記第１出力信号の受信時
   に、前記第２出力信号が受信されるまで、キヤリ
   アオフモードにおいて所定の期間前記受信部をオ
   ン状態に保持するとともに、前記第２出力信号の
   受信に応答して前記バツテリーセービング手段が
   前記データ受信モードで動作するように、前記バ
   ツテリーセービング手段を制御するための検出手
   段とを具えているページヤデコーデイング装置。 ３ 更に、フエードリカバリモードにおいて動作
   しうる請求項２に記載のページヤデコーデイング
   装置であつて、該ページヤデコーデイング装置
   が、 バツチの始めにおいて、同期符号語の不存在を
   検出することに応答して、第３出力信号を供給
   し、前記ページヤデコーデイング装置を前記フエ
   ードリカバリモードにするための手段と、 前記バツテリーセービング手段を制御し、前記
   フエードリカバリモードにおいて少なくともｍ＋
   ２ビツトの期間の持続時間、前記受信部をターン
   オンに保持するとともに、各ｎ番目の符号語にお
   ける、（ｍ−１）番目、ｍ番目及び（ｍ＋１）番
   目のビツトの位置で、前記検出手段を活性化させ
   る手段とを具え；且つ、前記ページヤデコーデイ
   ング装置が、更に、所定の連続するバツチにおい
   て、１個の前記第２出力信号の受信が不存在であ
   ることに応答して、前記バツテリーセービング手
   段をリセツトすることで、前記フエードリカバリ
   モードを終了させ、キヤリアオフモードで作動さ
   せる手段を具えているページヤデコーデイング装
   置。