JPH04127490A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04127490A JPH04127490A JP24836890A JP24836890A JPH04127490A JP H04127490 A JPH04127490 A JP H04127490A JP 24836890 A JP24836890 A JP 24836890A JP 24836890 A JP24836890 A JP 24836890A JP H04127490 A JPH04127490 A JP H04127490A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- growth
- growing
- optical output
- flatness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＩｎＰ （インジウム・リン）基板上に形成された光半
導体素子間に高抵抗埋込み層を成長する方法に関し、 光出力特性、高抵抗埋込み層の平坦性、素子間の絶縁性
のいずれも良好な半導体装置を製造することを目的とし
、 大きい光出力特性が得られるような第１の温度による第
１の成長工程と、上記高抵抗埋込み層の平坦性及び高抵
抗が得られるような、第１の温度より高い第２の温度に
よる第２の成長工程とを含む。又、第１の温度から第２
の温度へ連続的に昇温する。成長温度の変化に応じ、成
長中に添加するドーパント量を変化させる。
導体素子間に高抵抗埋込み層を成長する方法に関し、 光出力特性、高抵抗埋込み層の平坦性、素子間の絶縁性
のいずれも良好な半導体装置を製造することを目的とし
、 大きい光出力特性が得られるような第１の温度による第
１の成長工程と、上記高抵抗埋込み層の平坦性及び高抵
抗が得られるような、第１の温度より高い第２の温度に
よる第２の成長工程とを含む。又、第１の温度から第２
の温度へ連続的に昇温する。成長温度の変化に応じ、成
長中に添加するドーパント量を変化させる。
本発明は、ＩｎＰ基板上に形成された光半導体素子間に
高抵抗埋込み層を成長する方法に関する。
高抵抗埋込み層を成長する方法に関する。
近年、光通信技術における大容量化の要求に伴ない、高
速度の変調が可能な半導体レーザが要求されている。こ
のため、ｐ−ｎ接合を用いた埋込み層に比して素子容量
を小にできて高速度の変調か可能なＦｅドープ高抵抗埋
込み層を電流狭窄用の埋込み層に用いた半導体レーザ装
置か提供されている。又、Ｆｅドープ高抵抗層の埋込み
は、半導体レーザ装置のみてなく、今後発展が期待され
ている集積化光素子における素子間絶縁法としても有望
である。
速度の変調が可能な半導体レーザが要求されている。こ
のため、ｐ−ｎ接合を用いた埋込み層に比して素子容量
を小にできて高速度の変調か可能なＦｅドープ高抵抗埋
込み層を電流狭窄用の埋込み層に用いた半導体レーザ装
置か提供されている。又、Ｆｅドープ高抵抗層の埋込み
は、半導体レーザ装置のみてなく、今後発展が期待され
ている集積化光素子における素子間絶縁法としても有望
である。
半導体レーザ装置は、大略、第４図に示す製造工程図に
沿って製造される。同図（Ａ）において、ｎ形１ｎＰ基
板１上に活性層２を介してレーザクラッド層３を形成し
、更にその表面に選択成長用マスク４を形成する。次に
、同図（Ｂ）において、有機金属気相成長法（ＭＯＶＰ
Ｅ法）にて、一定の成長温度、一定のＦｅドーピングガ
ス流量てＦｅドープＩｎＰ高抵抗埋込み層５を成長する
。この場合、一般に成長温度か高いはと高抵抗な埋込み
層か得られるため、主として６００°Ｃ〜６５０°Ｃで
埋込み成長か行なわれている。
沿って製造される。同図（Ａ）において、ｎ形１ｎＰ基
板１上に活性層２を介してレーザクラッド層３を形成し
、更にその表面に選択成長用マスク４を形成する。次に
、同図（Ｂ）において、有機金属気相成長法（ＭＯＶＰ
Ｅ法）にて、一定の成長温度、一定のＦｅドーピングガ
ス流量てＦｅドープＩｎＰ高抵抗埋込み層５を成長する
。この場合、一般に成長温度か高いはと高抵抗な埋込み
層か得られるため、主として６００°Ｃ〜６５０°Ｃで
埋込み成長か行なわれている。
この場合、成長温度を決定するためには、■成長温度に
よりＩｎＰ基板上での成長面方位か変化してその面方位
に応じてＦｅ取込み量が変化するため、成長埋込み初期
では埋込み層において抵抗率か変化する、■成長温度が
高い場合、ＩｎＰ基板上のＩｎＰ分子が移動し、ＩｎＰ
基板形状が変化する。■成長温度によりＩｎＰ基板上で
の成長面方位の成長速度が異なるため、埋込み層形状が
変化する、等の点を考慮する必要がある。又、成長時に
添加するＦｅドーピングガス流量は多すぎると結晶中で
活性化されず、欠陥を形成するＦｅ量が増加するため、
成長温度や成長面方位に応じて最適なガス流量を決定す
る必要かある。
よりＩｎＰ基板上での成長面方位か変化してその面方位
に応じてＦｅ取込み量が変化するため、成長埋込み初期
では埋込み層において抵抗率か変化する、■成長温度が
高い場合、ＩｎＰ基板上のＩｎＰ分子が移動し、ＩｎＰ
基板形状が変化する。■成長温度によりＩｎＰ基板上で
の成長面方位の成長速度が異なるため、埋込み層形状が
変化する、等の点を考慮する必要がある。又、成長時に
添加するＦｅドーピングガス流量は多すぎると結晶中で
活性化されず、欠陥を形成するＦｅ量が増加するため、
成長温度や成長面方位に応じて最適なガス流量を決定す
る必要かある。
然るに、従来例は上記諸事項を殆と考慮しておらず、高
抵抗な埋込み層を得るために例えば６５０°Ｃ一定の成
長温度で高抵抗埋込み層を形成していた。この場合、高
温であるとＦｅ取込量か多いので高抵抗が得られる。反
面、未だ細かいメカニズムは解明されていないが、基板
上での成長面方位の成長速度の点から、第５図（Ｃ）に
示す如く、Ｆｅドープ高抵抗埋込み層５の表面に凹部５
ａを生じ、その後の電極形成プロセスにおける歩留りが
悪化し、しかも、光出力か低い問題点かあった。
抵抗な埋込み層を得るために例えば６５０°Ｃ一定の成
長温度で高抵抗埋込み層を形成していた。この場合、高
温であるとＦｅ取込量か多いので高抵抗が得られる。反
面、未だ細かいメカニズムは解明されていないが、基板
上での成長面方位の成長速度の点から、第５図（Ｃ）に
示す如く、Ｆｅドープ高抵抗埋込み層５の表面に凹部５
ａを生じ、その後の電極形成プロセスにおける歩留りが
悪化し、しかも、光出力か低い問題点かあった。
そこで、Ｆｅドープ高抵抗埋込み層５の表面を平坦化す
るために成長温度を例えば６２０°Ｃ一定にすると、基
板上での成長面方位の成長速度の変化によって第５図（
Ｂ）に示すようにその表面を平坦化することができ、か
つ、Ｆｅ取込量が多いので高抵抗を得ることができるが
、光出力特性をそれ程改善できない問題点かあった。又
、成長温度を５７０°Ｃ一定にすると、第５図（Ａ）に
示すように高い光出力を得ることかできるか、第５図（
Ｃ）の場合と同様、Ｆｅドープ高抵抗埋込み層５の表面
に凸部５ｂを生じ、同図（Ｃ）の場合と同様に電極形成
プロセスにおける歩留りか悪化する問題点かあった。
るために成長温度を例えば６２０°Ｃ一定にすると、基
板上での成長面方位の成長速度の変化によって第５図（
Ｂ）に示すようにその表面を平坦化することができ、か
つ、Ｆｅ取込量が多いので高抵抗を得ることができるが
、光出力特性をそれ程改善できない問題点かあった。又
、成長温度を５７０°Ｃ一定にすると、第５図（Ａ）に
示すように高い光出力を得ることかできるか、第５図（
Ｃ）の場合と同様、Ｆｅドープ高抵抗埋込み層５の表面
に凸部５ｂを生じ、同図（Ｃ）の場合と同様に電極形成
プロセスにおける歩留りか悪化する問題点かあった。
即ち、従来例は、光出力特性、高抵抗埋込み層の平坦性
、素子間の絶縁性のいずれも良好な半導体レーザ装置を
得ることができない問題点があった。
、素子間の絶縁性のいずれも良好な半導体レーザ装置を
得ることができない問題点があった。
本発明は、光出力特性、高抵抗埋込み層の平坦性、素子
間の絶縁性のいずれも良好な半導体装置を製造できる製
造方法を提供することを目的とする。
間の絶縁性のいずれも良好な半導体装置を製造できる製
造方法を提供することを目的とする。
上記問題点は、大きい光出力特性か得られるような第１
の温度による第１の成長工程と、高抵抗埋込み層の平坦
性及び高抵抗か得られるような、第１の温度よりも高い
第２の温度による第２の成長工程とを含むことを特徴と
する半導体装置の製遣方法によって解決される。このと
き、成長温度の変化に応じ、成長中に添加するドーパン
ト量を変化させる。
の温度による第１の成長工程と、高抵抗埋込み層の平坦
性及び高抵抗か得られるような、第１の温度よりも高い
第２の温度による第２の成長工程とを含むことを特徴と
する半導体装置の製遣方法によって解決される。このと
き、成長温度の変化に応じ、成長中に添加するドーパン
ト量を変化させる。
〔作用〕
成長温度が低温だと大きい光出力特性か得られることが
知られている。光出力特性に大きな影響を与えるのは成
長初期において形成される活性層両脇の埋込層であり、
本発明ではこの成長初期において第１の温度（低温）で
成長を行なっているので、大きな光出力を得ることがで
きる。一方、成長温度が高温だと埋込み層の平坦性がよ
く、高抵抗を得ることが知られている。本発明では、第
１の温度に続いて第１の温度よりも高い温度で成長を行
なっているので、平坦な表面を形成でき、しかも高抵抗
か得られ、良好な素子間絶縁性を得ることかできる。又
、成長温度の変化に応じてドーパント量を変化させてい
るので、欠陥を生じることなく高抵抗の埋込み層を形成
できる。
知られている。光出力特性に大きな影響を与えるのは成
長初期において形成される活性層両脇の埋込層であり、
本発明ではこの成長初期において第１の温度（低温）で
成長を行なっているので、大きな光出力を得ることがで
きる。一方、成長温度が高温だと埋込み層の平坦性がよ
く、高抵抗を得ることが知られている。本発明では、第
１の温度に続いて第１の温度よりも高い温度で成長を行
なっているので、平坦な表面を形成でき、しかも高抵抗
か得られ、良好な素子間絶縁性を得ることかできる。又
、成長温度の変化に応じてドーパント量を変化させてい
るので、欠陥を生じることなく高抵抗の埋込み層を形成
できる。
第５図において説明したように、光出力特性は成長温度
５７０℃の場合（同図（Ａ））が最良てあり、高抵抗埋
込み層の平坦性は成長温度６２０°Ｃの場合（同図（Ｂ
））か最良であり、素子間の絶縁性は成長温度６２０°
Ｃ，６５０°Ｃの場合（同図（Ｂ）（Ｃ））か最良であ
る。そこで、本発明ではＭＯＶＰＥ法により、第１図に
示す如く、光出力特性に最も影響の大きい成長初期は５
７０°Ｃて５分間成長を行ない、その後の３分間で成長
温度を６２０℃まで上げ、その後、平坦性を得やすい６
２０°Ｃて３０分間成長を行なう。この場合、５７０°
Ｃ９６２０°Ｃの夫々の成長温度は温度コントローラで
夫々一定になるように制御されている。又、このとき、
Ｆｅドーピングガス流量は、成長温度及び成長初期の成
長面方位を考慮して変化させる。即ち、最初の５分間に
おいて１５ｃｃ、その後の３分間で１０ｃｃまで下げ、
その後、３０分間１０ｃｃとする。
５７０℃の場合（同図（Ａ））が最良てあり、高抵抗埋
込み層の平坦性は成長温度６２０°Ｃの場合（同図（Ｂ
））か最良であり、素子間の絶縁性は成長温度６２０°
Ｃ，６５０°Ｃの場合（同図（Ｂ）（Ｃ））か最良であ
る。そこで、本発明ではＭＯＶＰＥ法により、第１図に
示す如く、光出力特性に最も影響の大きい成長初期は５
７０°Ｃて５分間成長を行ない、その後の３分間で成長
温度を６２０℃まで上げ、その後、平坦性を得やすい６
２０°Ｃて３０分間成長を行なう。この場合、５７０°
Ｃ９６２０°Ｃの夫々の成長温度は温度コントローラで
夫々一定になるように制御されている。又、このとき、
Ｆｅドーピングガス流量は、成長温度及び成長初期の成
長面方位を考慮して変化させる。即ち、最初の５分間に
おいて１５ｃｃ、その後の３分間で１０ｃｃまで下げ、
その後、３０分間１０ｃｃとする。
このようにして得られた半導体レーザ装置は第２図に示
す如く、ｎ形１ｎＰ基板１０上に形成された活性層１１
及びレーザクラッド層１２の両脇に平坦性良好にＩｎＰ
のＦｅドープ高抵抗埋込み層１３を形成できる。なお、
１４は選択成長用マスクである。特に、光出力の大きさ
は活性層１１の両脇に成長するＦｅドープ高抵抗埋込み
層１３が最も関与しているものと考えられ、そこて、本
発明では活性層１１の両脇にＦｅドープ高抵抗埋込み層
１３が成長する最初の５分間に、最も大きい光出力を得
ることができる５７０°Ｃの成長温度を用いる（第５図
（Ａ））。この場合、低温はどＦｅの取込み量が少ない
ので、成長温度５７０″ＣてはＦｅドーピングガス流量
を１５ｃｃとする。その後、成長温度を、Ｆｅドープ高
抵抗埋込み層１３か平坦性を得ることができ、かつ、高
抵抗を得ることができる６２０°Ｃまで上げ、３０分間
この成長温度を用いて（第５図（Ｂ））。この場合、成
長温度が高く、Ｆｅの取込み量が比較的多いので、Ｆｅ
ドーピングガス流量を１０ｃｃとする。
す如く、ｎ形１ｎＰ基板１０上に形成された活性層１１
及びレーザクラッド層１２の両脇に平坦性良好にＩｎＰ
のＦｅドープ高抵抗埋込み層１３を形成できる。なお、
１４は選択成長用マスクである。特に、光出力の大きさ
は活性層１１の両脇に成長するＦｅドープ高抵抗埋込み
層１３が最も関与しているものと考えられ、そこて、本
発明では活性層１１の両脇にＦｅドープ高抵抗埋込み層
１３が成長する最初の５分間に、最も大きい光出力を得
ることができる５７０°Ｃの成長温度を用いる（第５図
（Ａ））。この場合、低温はどＦｅの取込み量が少ない
ので、成長温度５７０″ＣてはＦｅドーピングガス流量
を１５ｃｃとする。その後、成長温度を、Ｆｅドープ高
抵抗埋込み層１３か平坦性を得ることができ、かつ、高
抵抗を得ることができる６２０°Ｃまで上げ、３０分間
この成長温度を用いて（第５図（Ｂ））。この場合、成
長温度が高く、Ｆｅの取込み量が比較的多いので、Ｆｅ
ドーピングガス流量を１０ｃｃとする。
従って、第２図に示す如く、Ｆｅドープ高抵抗埋込み層
１３の表面は良好な平坦性を得ることかでき、又、第３
図に示す如く、大きい光出力を得ることかでき、更に、
高抵抗か得られるので良好な素子間絶縁性を得ることが
できる。
１３の表面は良好な平坦性を得ることかでき、又、第３
図に示す如く、大きい光出力を得ることかでき、更に、
高抵抗か得られるので良好な素子間絶縁性を得ることが
できる。
なお、高抵抗埋込み層の材料はＴｎＰに限定されるもの
ではなく、例えばＩｎＧａＡｓＰ （インジウム・ガリ
ウム・ヒ素・リン）等でもよい。又、ドーパントはＦｅ
に限定されるものではなく、例えばＴｉ（チタン）等で
もよい。
ではなく、例えばＩｎＧａＡｓＰ （インジウム・ガリ
ウム・ヒ素・リン）等でもよい。又、ドーパントはＦｅ
に限定されるものではなく、例えばＴｉ（チタン）等で
もよい。
又、本発明は半導体レーザ装置の素子間絶縁にのみ適用
できるものではなく、例えば集積化光素子における素子
間絶縁にも適用でき、更に、光半導体装置に限らず、一
般の半導体装置の素子間絶縁にも同様に適用できる。
できるものではなく、例えば集積化光素子における素子
間絶縁にも適用でき、更に、光半導体装置に限らず、一
般の半導体装置の素子間絶縁にも同様に適用できる。
更に、上記実施例は、成長温度を第１の温度、第２の温
度と２段階に変化させたか、本発明はこれに限定される
ものではなく、第１温度、第２の温度は連続的に変化さ
せてもよく、又、第１の温度と第２の温度との間を３段
階以上に変化させてもよい。
度と２段階に変化させたか、本発明はこれに限定される
ものではなく、第１温度、第２の温度は連続的に変化さ
せてもよく、又、第１の温度と第２の温度との間を３段
階以上に変化させてもよい。
以上説明した如く、本発明によれば、成長初期において
大きい光出力特性か得られる第１の温度で成長を行ない
、続いて、平坦性及び高抵抗か得られる、第１の温度よ
りも高い第２の温度で成長を行なっているので、大きな
光出力を得ることかでき、しかも、平坦な表面を形成で
き、又、高抵抗か得られ、良好な素子間絶縁性を得るこ
とかでき、これらにより、半導体素子の特性及び歩留り
の向上に寄与するところ大である。
大きい光出力特性か得られる第１の温度で成長を行ない
、続いて、平坦性及び高抵抗か得られる、第１の温度よ
りも高い第２の温度で成長を行なっているので、大きな
光出力を得ることかでき、しかも、平坦な表面を形成で
き、又、高抵抗か得られ、良好な素子間絶縁性を得るこ
とかでき、これらにより、半導体素子の特性及び歩留り
の向上に寄与するところ大である。
第１図は本発明における成長温度及びドーピングガス流
量の時間に対する変化を説明する図、第２図は本発明の
一実施例によって得られる半導体装置の構造図、 第３図は本発明によって得られる光出力特性図、第４図
は一般の半導体レーザ装置の概略製造工程図、 第５図は成長温度に対する高抵抗埋込み層の平坦性及び
光出力特性の関係を説明する図である。 図において、 １．１０はＩｎＰ基板、 ２．１１は活性層（半導体素子）、 ３．１２はシーサクラット層（半導体素子）、４．１４
は選択成長用マスク、 ５．１３はＦｅドープ高抵抗埋込み層（高抵抗埋込み層
） を示す。 特許出願人 富 士 通 株式会社 嬬寸
量の時間に対する変化を説明する図、第２図は本発明の
一実施例によって得られる半導体装置の構造図、 第３図は本発明によって得られる光出力特性図、第４図
は一般の半導体レーザ装置の概略製造工程図、 第５図は成長温度に対する高抵抗埋込み層の平坦性及び
光出力特性の関係を説明する図である。 図において、 １．１０はＩｎＰ基板、 ２．１１は活性層（半導体素子）、 ３．１２はシーサクラット層（半導体素子）、４．１４
は選択成長用マスク、 ５．１３はＦｅドープ高抵抗埋込み層（高抵抗埋込み層
） を示す。 特許出願人 富 士 通 株式会社 嬬寸
Claims (3)
- （１）ＩｎＰ基板（１０）上に形成された半導体素子（
１１、１２）間に高抵抗埋込み層（１３）を成長する方
法において、 大きい光出力特性が得られるような第１の温度による第
１の成長工程と、上記高抵抗埋込み層（１３）の平坦性
及び高抵抗が得られるような、該第１の温度より高い第
２の温度による第２の成長工程とを含むことを特徴とす
る半導体装置の製造方法。 - （２）前記第１及び第２の成長工程は、前記第１の温度
から前記第２の温度へ連続的に昇温することにより連続
的に行なうことを特徴とする請求項１記載の半導体装置
の製造方法。 - （３）上記成長温度の変化に応じ、上記成長中に添加す
るドーパント量を変化させることを特徴とする請求項１
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24836890A JPH04127490A (ja) | 1990-09-18 | 1990-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24836890A JPH04127490A (ja) | 1990-09-18 | 1990-09-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127490A true JPH04127490A (ja) | 1992-04-28 |
Family
ID=17177064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24836890A Pending JPH04127490A (ja) | 1990-09-18 | 1990-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04127490A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2736211A1 (fr) * | 1995-06-27 | 1997-01-03 | Mitsubishi Electric Corp | Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d'arret de courant |
| EP0827243A1 (en) * | 1996-08-30 | 1998-03-04 | Nec Corporation | Optical semiconductor device and method for making the same |
-
1990
- 1990-09-18 JP JP24836890A patent/JPH04127490A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2736211A1 (fr) * | 1995-06-27 | 1997-01-03 | Mitsubishi Electric Corp | Procede de fabrication de dispositifs a semi-conducteur a haute resistance, pour couches d'arret de courant |
| US5804840A (en) * | 1995-06-27 | 1998-09-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including InAlAs or InAlGaAs current blocking layers |
| EP0827243A1 (en) * | 1996-08-30 | 1998-03-04 | Nec Corporation | Optical semiconductor device and method for making the same |
| US6134368A (en) * | 1996-08-30 | 2000-10-17 | Nec Corporation | Optical semiconductor device with a current blocking structure and method for making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61179588A (ja) | リツジ導波路半導体素子 | |
| CN106207752A (zh) | 一种Si基大功率激光器及其制备方法 | |
| JP2011119656A (ja) | ＩｎＧａＮ層を有する半導体デバイス | |
| JPS58216486A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP4587456B2 (ja) | 光半導体装置 | |
| US5887011A (en) | Semiconductor laser | |
| JPH07202317A (ja) | 埋め込み構造半導体レーザの製造方法 | |
| CN120109649B (zh) | 一种具有低阈值电流的脊波导模拟激光器的制备方法 | |
| JPS6258692A (ja) | 半導体発光装置の製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH05343801A (ja) | 多波長レーザの製造方法 | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JPH06177487A (ja) | 高抵抗埋込層の製造方法 | |
| JPS63226989A (ja) | 埋込み構造半導体レ−ザの製造方法 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPH09293926A (ja) | 半導体装置およびその製造方法 | |
| JP2004221106A (ja) | 半導体レーザおよび半導体レーザの製造方法 | |
| JPS62262471A (ja) | 半導体装置の製造方法 | |
| JPH04180687A (ja) | 半導体集積化光源の製造方法 | |
| JPS63240089A (ja) | 半導体装置の製造方法 | |
| JPS60260183A (ja) | 半導体発光装置 | |
| JPH07162091A (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JPS60163489A (ja) | 半導体装置 |