JPH04127531A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04127531A JPH04127531A JP2249350A JP24935090A JPH04127531A JP H04127531 A JPH04127531 A JP H04127531A JP 2249350 A JP2249350 A JP 2249350A JP 24935090 A JP24935090 A JP 24935090A JP H04127531 A JPH04127531 A JP H04127531A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- wiring
- wiring layer
- bumps
- element region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
チップ内で導体等により配線を行う半導体装置に関し、
幅の狭い低抵抗の配線を行い、チップの集積密度を向上
させることを目的とし、 基板上に所定の素子領域が形成され、該素子領域に電極
が接続された半導体装置において、前記電極は、一部表
面を露出させて個別に形成され、該電極の所定の露出部
分よりバンプを介して超伝導部材の配線層を所定パター
ンで設けるように構成する。
させることを目的とし、 基板上に所定の素子領域が形成され、該素子領域に電極
が接続された半導体装置において、前記電極は、一部表
面を露出させて個別に形成され、該電極の所定の露出部
分よりバンプを介して超伝導部材の配線層を所定パター
ンで設けるように構成する。
本発明は、チップ内て導体により配線を行う半導体装置
及びその製造方法に関する。
及びその製造方法に関する。
近年、半導体装置の集積回路が大容量化する一方で、高
集積密度化が要求される。そのため、大容量化に伴う配
線の太さを抑え、抵抗の低減を図ることが必要である。
集積密度化が要求される。そのため、大容量化に伴う配
線の太さを抑え、抵抗の低減を図ることが必要である。
第３図に従来の半導体装置の構成図を示す。第３図にお
いて、半導体装置３０は、Ｐ形のＳｉ（シリコン）基板
３１上の素子領域に拡散等により複数のｎ＋極３２が形
成されてトランジスタ等を形成する。一つのｎ１極３２
と酸化シリコン（Ｓｉｎ）膜３３上に所定パターンのタ
ングステン（Ｗ）の電極３４か蒸着等により形成され、
さらに全面を覆うようにリン化ケイ素ガラス（ＰＳＧ）
３５の層か形成される。このＰＳＧ３５の所定位置には
コンタクトホール３６が形成されて、タングステン（Ｗ
）が充填される。また、コンタクトホール３６上等所定
パターンてＰＳＧ３５上にアルミニウム（ＡＩ）の導体
３７か蒸着等で配線され、該導体３７上に、一部の導体
を露出させてＰＳＧ層３８か形成される。そして、露出
された導体３７では、アルミニウム（Ａ１）ワイヤ３９
がボンディングされたものである。
いて、半導体装置３０は、Ｐ形のＳｉ（シリコン）基板
３１上の素子領域に拡散等により複数のｎ＋極３２が形
成されてトランジスタ等を形成する。一つのｎ１極３２
と酸化シリコン（Ｓｉｎ）膜３３上に所定パターンのタ
ングステン（Ｗ）の電極３４か蒸着等により形成され、
さらに全面を覆うようにリン化ケイ素ガラス（ＰＳＧ）
３５の層か形成される。このＰＳＧ３５の所定位置には
コンタクトホール３６が形成されて、タングステン（Ｗ
）が充填される。また、コンタクトホール３６上等所定
パターンてＰＳＧ３５上にアルミニウム（ＡＩ）の導体
３７か蒸着等で配線され、該導体３７上に、一部の導体
を露出させてＰＳＧ層３８か形成される。そして、露出
された導体３７では、アルミニウム（Ａ１）ワイヤ３９
がボンディングされたものである。
この場合、導体３７を抵抗値低減のための高温超伝導体
で置換するものも考えられている。因に、この高温超伝
導体を配線に用いるものとして、プリント板に搭載され
るチップ間を配線する場合のものが知られている。
で置換するものも考えられている。因に、この高温超伝
導体を配線に用いるものとして、プリント板に搭載され
るチップ間を配線する場合のものが知られている。
ところで、集積回路の大容量化に伴って配線長が長くな
ることから配線の抵抗を小さくする必要かある。特に、
電源ライン、グランドラインでは流れる電流量が増加す
ることから、ライン内の電圧降下を制御するためには輻
の広い配線が必要となる。例えばＩ Ｍｂｉｔ Ｓ Ｒ
Ａ Ｍ （Ｓｔａｔｉｃ ＲａｎｄａｍＡｃｃｅｓｓ
Ｍｅｍｏｒｙ ）では輻１００μｍ程度、デイスプレィ
・ドライバのようなパワーＩＣでは１５０μｍが必要と
される。
ることから配線の抵抗を小さくする必要かある。特に、
電源ライン、グランドラインでは流れる電流量が増加す
ることから、ライン内の電圧降下を制御するためには輻
の広い配線が必要となる。例えばＩ Ｍｂｉｔ Ｓ Ｒ
Ａ Ｍ （Ｓｔａｔｉｃ ＲａｎｄａｍＡｃｃｅｓｓ
Ｍｅｍｏｒｙ ）では輻１００μｍ程度、デイスプレィ
・ドライバのようなパワーＩＣでは１５０μｍが必要と
される。
しかし、このように上記アルミニウムの導体３７の幅を
広く形成することは集積密度を阻害し、小形化を図れな
いという問題かある。
広く形成することは集積密度を阻害し、小形化を図れな
いという問題かある。
また、導体３７を高温超伝導体材料で置換える場合、超
伝導特性を得るためには高温の熱処理（例えば８５０°
Ｃ）を必要とする。このような高温の熱処理を行うこと
は基板３１上に形成したトランジスタ等の素子領域の特
性変化を誘起するという問題がある。
伝導特性を得るためには高温の熱処理（例えば８５０°
Ｃ）を必要とする。このような高温の熱処理を行うこと
は基板３１上に形成したトランジスタ等の素子領域の特
性変化を誘起するという問題がある。
そこで、本発明は上記課題に鑑みなされたもので、幅の
狭い低抵抗の配線を行い、チップの集積密度を向上させ
る半導体装置及びその製造方法を提供することを目的と
する。
狭い低抵抗の配線を行い、チップの集積密度を向上させ
る半導体装置及びその製造方法を提供することを目的と
する。
上記課題は、基板上に所定の素子領域が形成され、該素
子領域に電極か接続されて配線される半導体装置におい
て、前記電極は、一部表面を露出させて個別に形成され
、該電極の所定の露出部分よりバンプを介して超伝導部
材の配線層を所定パターンで設けることにより解決され
る。
子領域に電極か接続されて配線される半導体装置におい
て、前記電極は、一部表面を露出させて個別に形成され
、該電極の所定の露出部分よりバンプを介して超伝導部
材の配線層を所定パターンで設けることにより解決され
る。
また、第１図に上記半導体装置の製造方法の原理図を示
す。第１図において、第１の工程では、一部表面を露出
させて個別に電極を形成する。第２の工程では、該電極
の所定の露出部分にバンプを形成する。一方、第３の工
程では所定の絶縁層に超伝導部材の配線層を形成する。
す。第１図において、第１の工程では、一部表面を露出
させて個別に電極を形成する。第２の工程では、該電極
の所定の露出部分にバンプを形成する。一方、第３の工
程では所定の絶縁層に超伝導部材の配線層を形成する。
そして、第４の工程では、該バンプと該超伝導部材の配
線層とを固着により接続して配線するものである。
線層とを固着により接続して配線するものである。
上述のように、個別に形成された電極のうち所定の電極
間を、バンプを介して超伝導部材の配線層により配線を
行う。バンプは電極と配線層との接続の整合性を図るた
めのものである。
間を、バンプを介して超伝導部材の配線層により配線を
行う。バンプは電極と配線層との接続の整合性を図るた
めのものである。
これにより、超伝導部材の配線層が確実に接続可能とな
る。従って、配線層の幅を狭く形成可能となり、超伝導
として低抵抗となる。
る。従って、配線層の幅を狭く形成可能となり、超伝導
として低抵抗となる。
また、このような半導体装置を製造する場合において、
基板上では電極上にバンプを形成して、一方で超伝導部
材の配線層を絶縁層に形成するもので、基板とは別に行
う。そして、バンプに配線層を固着している。すなわち
、絶縁層を形成する場合の熱処理、及び配線層の超伝導
特性を得るための熱処理は、素子領域か形成された基板
とは別個に行われ、特性変化等が生じることかない。
基板上では電極上にバンプを形成して、一方で超伝導部
材の配線層を絶縁層に形成するもので、基板とは別に行
う。そして、バンプに配線層を固着している。すなわち
、絶縁層を形成する場合の熱処理、及び配線層の超伝導
特性を得るための熱処理は、素子領域か形成された基板
とは別個に行われ、特性変化等が生じることかない。
第２図に本発明の一実施例の構成図を示す。第２図は、
本発明の半導体装置の模式断面図であり、基板上の素子
領域及びこれからの電極との接続は第３図と同様であり
説明を省略する。
本発明の半導体装置の模式断面図であり、基板上の素子
領域及びこれからの電極との接続は第３図と同様であり
説明を省略する。
第２図の半導体装置ｌにおいて、第１の絶縁膜２上には
、図示しないか基板上に形成された素子領域の所定の領
域に対応して接続されている複数の電極３か個別に蒸着
等により形成される。電極３は、例えばアルミニウム（
ＡＡ）て厚さ１μｍに形成され、この電極３上には、該
電極３の一部表面を露出させて、第２の絶縁膜４が形成
される。
、図示しないか基板上に形成された素子領域の所定の領
域に対応して接続されている複数の電極３か個別に蒸着
等により形成される。電極３は、例えばアルミニウム（
ＡＡ）て厚さ１μｍに形成され、この電極３上には、該
電極３の一部表面を露出させて、第２の絶縁膜４が形成
される。
また、複数の電極３のうち、例えば電源、グランド用の
電極の露出部分にバリアメタル５を介してバンプ６か形
成される。バンプ６は、フリップチップＩＣに用いられ
るものと同一であり、金（Ａｕ）メツキにより１００
ｘｌｏｏ Ｘ ２５ μｍ ２の角柱型に形成される。
電極の露出部分にバリアメタル５を介してバンプ６か形
成される。バンプ６は、フリップチップＩＣに用いられ
るものと同一であり、金（Ａｕ）メツキにより１００
ｘｌｏｏ Ｘ ２５ μｍ ２の角柱型に形成される。
また、バリアメタル５は、チタン・パラジウム（ＴｉＰ
ｄ）合金て１０００人の厚さて形成されたもので、アル
ミニウム（Ａｌ２）の電極３と金（Ａｕ）のバンプ６と
の接続の整合性を強化するためのものである。
ｄ）合金て１０００人の厚さて形成されたもので、アル
ミニウム（Ａｌ２）の電極３と金（Ａｕ）のバンプ６と
の接続の整合性を強化するためのものである。
一方、例えば厚さ１５０μｍの酸化マグネシウム（Ｍｇ
Ｏ）の絶縁層７には、厚さ０．５μｍ、幅５０μｍのビ
スマス・ストロンチウム・カルシウム・銅酸化物（ＢＳ
ＣＣＯ）の高温超伝導部材である配線層８が形成される
。形成は、スパッタ法により温度７００℃で成長し、９
００°Ｃの空気中で１時間ボストアニール（拡散）を行
ったもので、転移温度９０°Ｋ（臨界電流密度Ｊｃ痔３
Ｘ１０＠Ａ／ｃｒｌ、７７Ｋ）の超伝導材料が得られる
。また、このＢ５ＣＣ０の配線層８のパターニングは、
塩素（Ｃｆりプラズマにより行うものである。そして、
バンプ６と配線層８は、圧着等により固着されて接続さ
れ、配線される。
Ｏ）の絶縁層７には、厚さ０．５μｍ、幅５０μｍのビ
スマス・ストロンチウム・カルシウム・銅酸化物（ＢＳ
ＣＣＯ）の高温超伝導部材である配線層８が形成される
。形成は、スパッタ法により温度７００℃で成長し、９
００°Ｃの空気中で１時間ボストアニール（拡散）を行
ったもので、転移温度９０°Ｋ（臨界電流密度Ｊｃ痔３
Ｘ１０＠Ａ／ｃｒｌ、７７Ｋ）の超伝導材料が得られる
。また、このＢ５ＣＣ０の配線層８のパターニングは、
塩素（Ｃｆりプラズマにより行うものである。そして、
バンプ６と配線層８は、圧着等により固着されて接続さ
れ、配線される。
また、電極３のうちバンプ６が形成されない露出部分に
は、例えばアルミニウム（ＡＩ）のワイヤ９によりボン
ディングが行われる。
は、例えばアルミニウム（ＡＩ）のワイヤ９によりボン
ディングが行われる。
このような半導体装置ｌは、上記低抵抗の幅の狭い配線
層８がバンプ６により確実に接続されて配線されること
から、集積回路か大容量化されても大型とならず、集積
密度を向上させることかできる。すなわち、従来の輻２
００μｍのアルミニウム（ＡＩ）配線を輻５０μｍの超
伝導部材Ｂ５ＣＣ０の配線層で置換えることができ、ア
ルミニウム（Ａｆ）配線を部分的に除去することができ
るものである。
層８がバンプ６により確実に接続されて配線されること
から、集積回路か大容量化されても大型とならず、集積
密度を向上させることかできる。すなわち、従来の輻２
００μｍのアルミニウム（ＡＩ）配線を輻５０μｍの超
伝導部材Ｂ５ＣＣ０の配線層で置換えることができ、ア
ルミニウム（Ａｆ）配線を部分的に除去することができ
るものである。
なお、上記半導体装置１を、Ｃ−ＭＯ３ＩＣの構造を例
として説明しているが、ＲＡＭ、パワーＩＣ等であって
も同様である。
として説明しているが、ＲＡＭ、パワーＩＣ等であって
も同様である。
ここで、上記半導体装置１の製造は、まず、素子領域を
形成したＳｉ基板上にＰＳＧを形成して素子領域にそれ
ぞれ対応したコンタクトホールの表面をＰＳＧ （第１
の絶縁膜２）上に表出させた後（第３図参照）、個別に
電極３を蒸着等により形成する。そして、該電極の一部
の所定部分を露出させて第２の絶縁膜ＰＳＧ４を形成す
る。電極３のうち、例えば電源、グランド用の電極３て
あって、その露出部分に、蒸着等により前述のバリアメ
タル５及びバンプ６を形成する。
形成したＳｉ基板上にＰＳＧを形成して素子領域にそれ
ぞれ対応したコンタクトホールの表面をＰＳＧ （第１
の絶縁膜２）上に表出させた後（第３図参照）、個別に
電極３を蒸着等により形成する。そして、該電極の一部
の所定部分を露出させて第２の絶縁膜ＰＳＧ４を形成す
る。電極３のうち、例えば電源、グランド用の電極３て
あって、その露出部分に、蒸着等により前述のバリアメ
タル５及びバンプ６を形成する。
一方、ＭｇＯの絶縁層７に上述の方法で超伝導部材（Ｂ
ＳＣＣＯ）の配線層８を形成する。そして、該配線層８
とバンプ６を圧着等により固着し、接続して配線を行う
ものである。そして、電極３のうち、他の露出部分にア
ルミニウム（Ａｆ）等のワイヤによりボンディングを行
うものである。
ＳＣＣＯ）の配線層８を形成する。そして、該配線層８
とバンプ６を圧着等により固着し、接続して配線を行う
ものである。そして、電極３のうち、他の露出部分にア
ルミニウム（Ａｆ）等のワイヤによりボンディングを行
うものである。
このように、配線層８の形成は、素子領域か形成された
Ｓｉ基板（第３図参照）と別個に行うことから、該素子
領域への熱衝撃を与えることがなく、特性変化を生せし
めることかない。
Ｓｉ基板（第３図参照）と別個に行うことから、該素子
領域への熱衝撃を与えることがなく、特性変化を生せし
めることかない。
なお、上記実施例では、超伝導部材の配線層を電源、グ
ランド部分に形成する場合を示したか、信号系に使用し
ても同様である。また、超伝導部材としてＢ５ＣＣ０を
使用した場合を示したが、イツトリウム・バリウム・銅
酸化物（ＹＢａＣＯ）を使用しても同様の効果を有する
。
ランド部分に形成する場合を示したか、信号系に使用し
ても同様である。また、超伝導部材としてＢ５ＣＣ０を
使用した場合を示したが、イツトリウム・バリウム・銅
酸化物（ＹＢａＣＯ）を使用しても同様の効果を有する
。
以上のように本発明によれば、個別の電極と超伝導部材
の配線層がバンプを介して接続、配線することにより、
幅の狭い低抵抗の配線を行うことかでき、チップの集積
密度を向上させることかできる。
の配線層がバンプを介して接続、配線することにより、
幅の狭い低抵抗の配線を行うことかでき、チップの集積
密度を向上させることかできる。
また、超伝導部材の配線層を素子領域が形成される基板
と別個に形成させることにより、素子領域の特性変化を
生せしめることなく製造を行うことかできる。
と別個に形成させることにより、素子領域の特性変化を
生せしめることなく製造を行うことかできる。
４、
第１図は本発明方法の原理図、
第２図は本発明の一実施例の構成図、
第３図は従来の半導体装置の構成図である。
図において、
ｌは半導体装置、
２は第１の絶縁膜、
３は電極、
４は第２の絶縁膜、
５はバリアメタル、
６はバンプ、
７は絶縁層、
８は配線層、
９はワイヤ
を示す。
Claims (2)
- （１）基板（３１）上に所定の素子領域（３２）が形成
され、該素子領域（３２）に電極（３）が接続されて配
線される半導体装置において、前記電極（３）は、一部
表面を露出させて個別に形成され、 該電極（３）の所定の露出部分よりバンプ（６）を介し
て超伝導部材の配線層（８）を所定パターンで設けるこ
とを特徴とする半導体装置。 - （２）基板（３１）上に所定の素子領域（３２）が形成
され、該素子領域（３２）に電極が導体により配線され
る半導体装置の製造方法において、一部表面を露出させ
て個別に電極（３）を形成する工程と、 該電極（３）の所定の露出部分にバンプ（６）を形成す
る工程と、 所定の絶縁層（７）に超伝導部材の配線層（８）を形成
する工程と、 該バンプ（６）と該超伝導部材の配線層（８）とを固着
により接続して配線する工程と、を有することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249350A JPH04127531A (ja) | 1990-09-19 | 1990-09-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249350A JPH04127531A (ja) | 1990-09-19 | 1990-09-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127531A true JPH04127531A (ja) | 1992-04-28 |
Family
ID=17191721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2249350A Pending JPH04127531A (ja) | 1990-09-19 | 1990-09-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04127531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005117038A (ja) * | 2003-10-03 | 2005-04-28 | Agilent Technol Inc | 集積回路および集積回路アセンブリ |
| JP2019504511A (ja) * | 2015-12-15 | 2019-02-14 | グーグル エルエルシー | 超伝導バンプボンド |
-
1990
- 1990-09-19 JP JP2249350A patent/JPH04127531A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005117038A (ja) * | 2003-10-03 | 2005-04-28 | Agilent Technol Inc | 集積回路および集積回路アセンブリ |
| JP2019504511A (ja) * | 2015-12-15 | 2019-02-14 | グーグル エルエルシー | 超伝導バンプボンド |
| US11133450B2 (en) | 2015-12-15 | 2021-09-28 | Google Llc | Superconducting bump bonds |
| US11133451B2 (en) | 2015-12-15 | 2021-09-28 | Google Llc | Superconducting bump bonds |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0199242A (ja) | 超伝導体相互接続を有する半導体デバイス | |
| US20080258277A1 (en) | Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same | |
| TW201019456A (en) | Fuse structure and method for fabricating the same | |
| JPS63314850A (ja) | 半導体装置 | |
| US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
| JPS61114585A (ja) | 電気的結線構造及びその形成方法 | |
| JPS5943092B2 (ja) | パッド構造体 | |
| JPS5845194B2 (ja) | 超伝導集積回路およびその製法 | |
| US6946747B1 (en) | Semiconductor device and its manufacturing method | |
| US5446246A (en) | MLC conductor pattern off-set design to eliminate line to via cracking | |
| JPH04127531A (ja) | 半導体装置及びその製造方法 | |
| JPH031538A (ja) | 半導体装置 | |
| JPH01258457A (ja) | 半導体集積回路の実装構造およびその製造方法 | |
| US6603142B1 (en) | Antifuse incorporating tantalum nitride barrier layer | |
| JP2504498B2 (ja) | 半導体装置 | |
| JPH0290668A (ja) | 半導体装置 | |
| US5227361A (en) | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer | |
| US7956446B2 (en) | Semiconductor device and method | |
| JP2955407B2 (ja) | 超電導素子 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5914649A (ja) | 半導体装置 | |
| JPH03169073A (ja) | 半導体集積回路装置 | |
| JPH01120845A (ja) | 超電導配線 | |
| JPS606098B2 (ja) | 半導体集積回路 | |
| JPH0114715B2 (ja) |