JPH04127799A - 回線交換方式 - Google Patents
回線交換方式Info
- Publication number
- JPH04127799A JPH04127799A JP24918190A JP24918190A JPH04127799A JP H04127799 A JPH04127799 A JP H04127799A JP 24918190 A JP24918190 A JP 24918190A JP 24918190 A JP24918190 A JP 24918190A JP H04127799 A JPH04127799 A JP H04127799A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cmi
- division switch
- time division
- unipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 15
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回線交換方式に関し、特に時分割スイッチがハ
イウェイ単位、タイムスロット単位に入れかえを行なう
回線交換方式に関する。
イウェイ単位、タイムスロット単位に入れかえを行なう
回線交換方式に関する。
第２図は従来の回線交換方式の一例のブロック図である
。ＣＭＩ／ユニポーラ変換回路２１は伝送路からのＣＭ
Ｉ信号をユニポーラ信号に変換して出力する。フレーム
同期回路２２は、ユニポーラ信号にフレーム同期を確立
してエラスティックのメモリ２３ａに書き込み、読み出
して装置内フレームに多重化させる。時分割スイッチ２
４は、多重化されたデータについて６４ ｋ ｂ ／
ｓ単位のタイムスロット及びラインの入れ替を行いエラ
スティックのメモリ２３ａに書き込む。
。ＣＭＩ／ユニポーラ変換回路２１は伝送路からのＣＭ
Ｉ信号をユニポーラ信号に変換して出力する。フレーム
同期回路２２は、ユニポーラ信号にフレーム同期を確立
してエラスティックのメモリ２３ａに書き込み、読み出
して装置内フレームに多重化させる。時分割スイッチ２
４は、多重化されたデータについて６４ ｋ ｂ ／
ｓ単位のタイムスロット及びラインの入れ替を行いエラ
スティックのメモリ２３ａに書き込む。
フレームカウンタ２６ａは、メモリ２３ｄからのデータ
にフレームパターン挿入回路２５でフレームパターンを
挿入したユニポーラ−信号として出力させる。ユニポー
ラ／ＣＭＩ変換回路２７は、ユニポーラ信号をＣＭＩ信
号に変換して出力する。ＣＭＩ／前半後半変換回路１１
は同期系入力のＣＭＩ信号を前半ビットと後半ビットと
に変換し出力する。フレームカウンタ１０ａは、前半と
後半のＣＭＩ信号をエラスティックのメモリ２３ｂと２
３ｃとに書き込み、読み出して時分割スイッチ２４を介
してメモリ２３ｅ、２３ｆに書き込んで装置内フレーム
に多重化する。フレームカウンタ２６ｂは、メモリ２３
ｅ、２３ｆからの前半と後半のＣＭＩ信号を読み出し前
半・後半／ＣＭＩ変換回路１２が１つのＣＭＩ信号に変
換し伝送路に出力する。
にフレームパターン挿入回路２５でフレームパターンを
挿入したユニポーラ−信号として出力させる。ユニポー
ラ／ＣＭＩ変換回路２７は、ユニポーラ信号をＣＭＩ信
号に変換して出力する。ＣＭＩ／前半後半変換回路１１
は同期系入力のＣＭＩ信号を前半ビットと後半ビットと
に変換し出力する。フレームカウンタ１０ａは、前半と
後半のＣＭＩ信号をエラスティックのメモリ２３ｂと２
３ｃとに書き込み、読み出して時分割スイッチ２４を介
してメモリ２３ｅ、２３ｆに書き込んで装置内フレーム
に多重化する。フレームカウンタ２６ｂは、メモリ２３
ｅ、２３ｆからの前半と後半のＣＭＩ信号を読み出し前
半・後半／ＣＭＩ変換回路１２が１つのＣＭＩ信号に変
換し伝送路に出力する。
この従来の回線交換方式は、ＣＭＩ入力信号または、Ａ
ＭＩ入力信号共に、１ハイウエイに対して、２ｂｉｔを
用いなければユニポーラ変換できないので、入力のハイ
ウェイ数の２倍のｂｉｔ数が必要であり、時分割スイッ
チの規模が大きくなるという問題点があった。
ＭＩ入力信号共に、１ハイウエイに対して、２ｂｉｔを
用いなければユニポーラ変換できないので、入力のハイ
ウェイ数の２倍のｂｉｔ数が必要であり、時分割スイッ
チの規模が大きくなるという問題点があった。
本発明の回線交換方式は、一定速度信号が多重化されタ
イムスロットに形成された複数のハイウェイからのＣＭ
Ｉ信号またはＡＭＩ信号をユニポーラ信号に変換しフレ
ーム同期を確立して多重化し時分割スイッチにより６４
ｋ ｂ ／ ｓ羊位のタイムスロットの入替を行う回
線交換方式において、前記ＣＭＩ信号と前記ＡＭＩ信号
とを３値信号に変換し前記時分割スイッチにより前記タ
イムスロットの入替を行うことを特徴とする。
イムスロットに形成された複数のハイウェイからのＣＭ
Ｉ信号またはＡＭＩ信号をユニポーラ信号に変換しフレ
ーム同期を確立して多重化し時分割スイッチにより６４
ｋ ｂ ／ ｓ羊位のタイムスロットの入替を行う回
線交換方式において、前記ＣＭＩ信号と前記ＡＭＩ信号
とを３値信号に変換し前記時分割スイッチにより前記タ
イムスロットの入替を行うことを特徴とする。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例のブロック図である。
は本発明の一実施例のブロック図である。
ＣＭＩ／ユニポーラ変換回路１は、伝送路からのＣＭＩ
信号をユニポーラ信号に変換して出力する。フレーム同
期回路２は、ユニポーラ信号にフレーム同期を確立して
エラスティックのメモリ３ａに書き込み、読み出して装
置内フレームに多重化させる。時分割スイッチ４は、多
重化されたデータについて６４ ｋ ｂ ／ ｓ単位の
タイムスロット及びラインの入れ替えを行いエラスティ
ックのメモリ３Ｃに書き込む。
信号をユニポーラ信号に変換して出力する。フレーム同
期回路２は、ユニポーラ信号にフレーム同期を確立して
エラスティックのメモリ３ａに書き込み、読み出して装
置内フレームに多重化させる。時分割スイッチ４は、多
重化されたデータについて６４ ｋ ｂ ／ ｓ単位の
タイムスロット及びラインの入れ替えを行いエラスティ
ックのメモリ３Ｃに書き込む。
フレームカウンタ６ａは、メモリ３Ｃからのデータにフ
レームパターン挿入回路５でフレームの区切ごとに特定
のフレームパターンを挿入したユニポーラ信号として出
力させる。
レームパターン挿入回路５でフレームの区切ごとに特定
のフレームパターンを挿入したユニポーラ信号として出
力させる。
ユニポーラ／ＣＭＩ変換回路７は、ユニポーラ信号をＣ
ＭＩ信号に変換して出力する。ＣＭＩ／３値信号変値化
路８は、同期系入力のＣＭＩ信号を３値信号（０１，１
１，００に符号化された信号）に変換し出力する。
ＭＩ信号に変換して出力する。ＣＭＩ／３値信号変値化
路８は、同期系入力のＣＭＩ信号を３値信号（０１，１
１，００に符号化された信号）に変換し出力する。
フレームカウンタ１０は、３値信号をエラスティックの
メモリ３ｂに書き込み、読み出して時分割スイッチ４を
介してメモリ３ｃ、３ｄに書き込んで装置内フレームに
多重化する。フレームカウンタ６ｂは、メモリ３ｄから
３値信号を読み出し、３値化号／ＣＭＩ変換回路９がＣ
ＭＩ信号に変換し伝送路に出力する。
メモリ３ｂに書き込み、読み出して時分割スイッチ４を
介してメモリ３ｃ、３ｄに書き込んで装置内フレームに
多重化する。フレームカウンタ６ｂは、メモリ３ｄから
３値信号を読み出し、３値化号／ＣＭＩ変換回路９がＣ
ＭＩ信号に変換し伝送路に出力する。
以上説明したように本発明は、一定速度信号が多重化さ
れタイムスロットに形成された複数のハイウェイからの
ＣＭＩ信号またはＡＭＩ信号をユニポーラ信号に変換し
、フレーム同期を確立して多重化し、時分割スイッチに
より６４ ｋ ｂ ／ ｓ単位のタイムスロットの入替
を行うとき、ＣＭＩ信号とＡＭＩ信号とを３値信号に変
換し時分割スイッチによりタイムスロットの入替を行う
ことにより、入力のハイウェイ数が増えても変換に必要
とされるビット数が減るので、時分割スイッチ回路の規
模を小さくできるという効果がある。
れタイムスロットに形成された複数のハイウェイからの
ＣＭＩ信号またはＡＭＩ信号をユニポーラ信号に変換し
、フレーム同期を確立して多重化し、時分割スイッチに
より６４ ｋ ｂ ／ ｓ単位のタイムスロットの入替
を行うとき、ＣＭＩ信号とＡＭＩ信号とを３値信号に変
換し時分割スイッチによりタイムスロットの入替を行う
ことにより、入力のハイウェイ数が増えても変換に必要
とされるビット数が減るので、時分割スイッチ回路の規
模を小さくできるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の回線交換方式の一例のブロック図である。 １・・・ＣＭＩ／ユニポーラ変換回路、２・・・フレー
ム同期回路、３ａ、３ｂ、３ｃ、３ｄ・・・エラスティ
ックメモリ、４・・・時分割スイッチ、５・・・フレー
ムパターン挿入回路、６ａ、６ｂ、１０・・・フレーム
カウンタ、７・・・ユニポーラ／ＣＭＩ変換回路、８・
・・ＣＭＩ／３値信号変値化路、９・・・３値信号／Ｃ
ＭＩ変換回路。
従来の回線交換方式の一例のブロック図である。 １・・・ＣＭＩ／ユニポーラ変換回路、２・・・フレー
ム同期回路、３ａ、３ｂ、３ｃ、３ｄ・・・エラスティ
ックメモリ、４・・・時分割スイッチ、５・・・フレー
ムパターン挿入回路、６ａ、６ｂ、１０・・・フレーム
カウンタ、７・・・ユニポーラ／ＣＭＩ変換回路、８・
・・ＣＭＩ／３値信号変値化路、９・・・３値信号／Ｃ
ＭＩ変換回路。
Claims (1)
- 一定速度信号が多重化されタイムスロットに形成された
複数のハイウェイからのＣＭＩ信号またはＡＭＩ信号を
ユニポーラ信号に変換しフレーム同期を確立して多重化
し時分割スイッチにより６４ｋｂ／ｓ単位のタイムスロ
ットの入替を行う回線交換方式において、前記ＣＭＩ信
号と前記ＡＭＩ信号とを３値信号に変換し前記時分割ス
イッチにより前記タイムスロットの入替を行うことを特
徴とする回線交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24918190A JPH04127799A (ja) | 1990-09-19 | 1990-09-19 | 回線交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24918190A JPH04127799A (ja) | 1990-09-19 | 1990-09-19 | 回線交換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127799A true JPH04127799A (ja) | 1992-04-28 |
Family
ID=17189109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24918190A Pending JPH04127799A (ja) | 1990-09-19 | 1990-09-19 | 回線交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04127799A (ja) |
-
1990
- 1990-09-19 JP JP24918190A patent/JPH04127799A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5810038B2 (ja) | 通信交換方式 | |
| JPH0644746B2 (ja) | 並列型パルス挿入回路 | |
| JP3131863B2 (ja) | データ速度変換装置 | |
| JPH0371791A (ja) | 時分割通話路 | |
| JPS6330035A (ja) | デイジタルデ−タ伝送方法 | |
| JP2541747B2 (ja) | 通信用スイッチングシステム | |
| JPH0220936A (ja) | 多重／分離回路 | |
| JP2766006B2 (ja) | エラスティック・ストア方式 | |
| JPH04339443A (ja) | 回線交換方式 | |
| JPH039692A (ja) | 時分割多重化装置 | |
| SU1083174A1 (ru) | Многоканальное устройство св зи дл вычислительной системы | |
| JP2658555B2 (ja) | ループネットワーク接続方式 | |
| SU1434495A1 (ru) | Устройство дл формировани адресов буферной пам ти | |
| JP2604784B2 (ja) | 打ち合わせ回線通信方式 | |
| JP2680141B2 (ja) | フレーム同期方法及びその回路 | |
| KR200293249Y1 (ko) | 전송시스템의 마이크로프로세서 제어신호 처리장치 | |
| SU1278875A1 (ru) | Устройство св зи дл вычислительной системы | |
| JPS636996A (ja) | 回線交換方式 | |
| JPS62265829A (ja) | スタツフ同期方式 | |
| JPH0278399A (ja) | 時間スイッチ回路 | |
| JPH0646834B2 (ja) | 非同期信号バツフア回路 | |
| JPH04142833A (ja) | フレーム信号再生回路 | |
| JPS6286935A (ja) | フレ−ムアライナ回路 | |
| JPS60248048A (ja) | リング形情報伝送装置 | |
| JPH0636493B2 (ja) | 遅延等化回路 |