JPH04127868A - 高圧ゲート駆動装置 - Google Patents
高圧ゲート駆動装置Info
- Publication number
- JPH04127868A JPH04127868A JP24748190A JP24748190A JPH04127868A JP H04127868 A JPH04127868 A JP H04127868A JP 24748190 A JP24748190 A JP 24748190A JP 24748190 A JP24748190 A JP 24748190A JP H04127868 A JPH04127868 A JP H04127868A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- pulse
- power supply
- capacitor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高圧ゲート駆動装置に係り、特に、オンパルス
およびオフパルスを発生するパルスアンプの電源を二重
系にして強化し、電源の瞬断に起因するゲートパルスの
乱れをなくして、安定性の向上を図った高圧ゲート駆動
装置に関する。
およびオフパルスを発生するパルスアンプの電源を二重
系にして強化し、電源の瞬断に起因するゲートパルスの
乱れをなくして、安定性の向上を図った高圧ゲート駆動
装置に関する。
従来のゲート駆動装置は、特開昭５９−７２９７７号公
報に記載のように、中途半端なゲートパルスを防止し、
主回路素子（ゲートターンオフサイリスタ）の破壊を防
ぐ方式ではない。
報に記載のように、中途半端なゲートパルスを防止し、
主回路素子（ゲートターンオフサイリスタ）の破壊を防
ぐ方式ではない。
従来の高圧ゲート駆動装置は、光インターフェースの出
力パルスを増幅してオンパルスとオフパルスを発生する
パルスアンプの電源が、フィルタコンデンサの瞬時短絡
故障によって短絡されたとき、不完全なゲートパルスを
発生し、その結果、主回路素子が破壊する原因となるな
ど安全性が不足していた。
力パルスを増幅してオンパルスとオフパルスを発生する
パルスアンプの電源が、フィルタコンデンサの瞬時短絡
故障によって短絡されたとき、不完全なゲートパルスを
発生し、その結果、主回路素子が破壊する原因となるな
ど安全性が不足していた。
本発明の目的は、従来技術の不安定要因である電源を強
化し、安定性の向上を図り、主回路素子の破壊という致
命的な故障に発展することを防いだ高圧ゲート駆動装置
を提供することにある。
化し、安定性の向上を図り、主回路素子の破壊という致
命的な故障に発展することを防いだ高圧ゲート駆動装置
を提供することにある。
上記目的を達成するために、本発明はオンパルスとオフ
パルスを発生するパルスアンプの電源を二重系とし、い
ずれかの電源のコンデンサがゲートパルス発生中に短絡
故障をおこしてもゲートパルスへの影響がないようにし
たものである。
パルスを発生するパルスアンプの電源を二重系とし、い
ずれかの電源のコンデンサがゲートパルス発生中に短絡
故障をおこしてもゲートパルスへの影響がないようにし
たものである。
パルスアンプの電源として、同一定格の整流回路出力を
高速ダイオードで突き合わせ、この出力を定電圧素子に
供給する回路方式とすれば、いずれか片方の整流回路が
瞬時、または、連続的に電圧低下現象をおこしても定電
圧素子への供給は正常のままであるため、ゲートパルス
が乱れることはなく、安定性が一段と向上する。この場
合、二重系の各整流出力を動作状態でチエツクする検出
回路を設け、いずれか片方が連続的に出力低下のままと
なったときは、これを検出して表示すれば、システムダ
ウンを防ぐことができる。
高速ダイオードで突き合わせ、この出力を定電圧素子に
供給する回路方式とすれば、いずれか片方の整流回路が
瞬時、または、連続的に電圧低下現象をおこしても定電
圧素子への供給は正常のままであるため、ゲートパルス
が乱れることはなく、安定性が一段と向上する。この場
合、二重系の各整流出力を動作状態でチエツクする検出
回路を設け、いずれか片方が連続的に出力低下のままと
なったときは、これを検出して表示すれば、システムダ
ウンを防ぐことができる。
以下１本発明の一実施例を第１図、第２図により説明す
る。本発明の高圧ゲート駆動装置は第１図に示すように
、ＬＥＤとＰｉＮホトダイオードによる高圧絶縁タイプ
の光インターフェース１゜運転指令Ｐを受けて始動し、
ゲート信号ＡとＢを発生するインバータゲート回路２、
ゲート信号Ａと位相が１８０度異４るゲート信号Ｂによ
って動作するＮチャンネルＭＯ８−ＦＥＴ３と４ 、
ＭＯＳ−ＦＥＴ３と４により交互に電源＋Ｖから低圧側
巻線５ａと５ｂに励磁電流が流れ、高圧側巻線５ｃｍ５
ｄ、５ｅ−５ｆ、５ｇ、５ｈに各々電圧を発生する高圧
絶縁トランス５．高圧側巻線５Ｃ−５ｄ、５ｅ ５ｆ
、５ｇ、５ｈの各交流出力電圧を整流する整流回路６〜
９．整流された直流電圧のリップルを吸収して平滑化す
るためのコンデンサ１０〜１５．二重系の電源を突き合
わせてＯＲ出出力上Ｈを発生するためのダイオード１８
〜２１、整流電圧を安定化し、＋ Ｖ １を発生する定
電圧素子２２と−Ｖ１を発生する定電圧素子２３゜＋Ｖ
１と−Ｖ１の電源インピーダンスを低くするためのコン
デンサ１６と１７．＋ＶｚとＮｏ間に接続され、ＰＷＭ
信号信号対応してオフパルスＪを発生するオフパルスア
ンプ２４． ＶｌとＮｏ間に接続され、ＰＷＭ信号信
号対応してオンパルスＫを発生するオンパルスアンプ２
５．二重系の整流回路出力ＣとＥの電圧をチエツクし、
信号Ｘを出力する抵抗器２６と２７．整流回路出力りと
Ｆの電圧をチエツクし、信号Ｙを出力する抵抗器２８と
２９、信号又と基準電圧＋ＶＳを比較し、異常発生時に
は信号ＬＥＤＩを出力する比較器３１．信号Ｙと基準電
圧−Ｖｓを比較し、異常発生時には信号ＬＥＤｚを出力
する比較器３２．信号ＬＥＤｚ。
る。本発明の高圧ゲート駆動装置は第１図に示すように
、ＬＥＤとＰｉＮホトダイオードによる高圧絶縁タイプ
の光インターフェース１゜運転指令Ｐを受けて始動し、
ゲート信号ＡとＢを発生するインバータゲート回路２、
ゲート信号Ａと位相が１８０度異４るゲート信号Ｂによ
って動作するＮチャンネルＭＯ８−ＦＥＴ３と４ 、
ＭＯＳ−ＦＥＴ３と４により交互に電源＋Ｖから低圧側
巻線５ａと５ｂに励磁電流が流れ、高圧側巻線５ｃｍ５
ｄ、５ｅ−５ｆ、５ｇ、５ｈに各々電圧を発生する高圧
絶縁トランス５．高圧側巻線５Ｃ−５ｄ、５ｅ ５ｆ
、５ｇ、５ｈの各交流出力電圧を整流する整流回路６〜
９．整流された直流電圧のリップルを吸収して平滑化す
るためのコンデンサ１０〜１５．二重系の電源を突き合
わせてＯＲ出出力上Ｈを発生するためのダイオード１８
〜２１、整流電圧を安定化し、＋ Ｖ １を発生する定
電圧素子２２と−Ｖ１を発生する定電圧素子２３゜＋Ｖ
１と−Ｖ１の電源インピーダンスを低くするためのコン
デンサ１６と１７．＋ＶｚとＮｏ間に接続され、ＰＷＭ
信号信号対応してオフパルスＪを発生するオフパルスア
ンプ２４． ＶｌとＮｏ間に接続され、ＰＷＭ信号信
号対応してオンパルスＫを発生するオンパルスアンプ２
５．二重系の整流回路出力ＣとＥの電圧をチエツクし、
信号Ｘを出力する抵抗器２６と２７．整流回路出力りと
Ｆの電圧をチエツクし、信号Ｙを出力する抵抗器２８と
２９、信号又と基準電圧＋ＶＳを比較し、異常発生時に
は信号ＬＥＤＩを出力する比較器３１．信号Ｙと基準電
圧−Ｖｓを比較し、異常発生時には信号ＬＥＤｚを出力
する比較器３２．信号ＬＥＤｚ。
ＬＥＤｚ受けて、ＬＥＤを点灯させるＬＥＤ表示器３３
．オンパルスＫが“Ｌ”レベルのときオンし、抵抗器３
０をとおしてゲート電流ｉｘを流して、ゲートターンオ
フサイリスタ３６をオンさせるＰチャンネルＭＯ５−Ｆ
ＥＴ３５およびオフパルスＪが“Ｈ”レベルのときオン
し、ゲート電流１２を流して、ゲートターンオフサイリ
スタ３６をオフさせるＮチャンネルＭＯ８−ＦＥＴ３４
によって構成されている。
．オンパルスＫが“Ｌ”レベルのときオンし、抵抗器３
０をとおしてゲート電流ｉｘを流して、ゲートターンオ
フサイリスタ３６をオンさせるＰチャンネルＭＯ５−Ｆ
ＥＴ３５およびオフパルスＪが“Ｈ”レベルのときオン
し、ゲート電流１２を流して、ゲートターンオフサイリ
スタ３６をオフさせるＮチャンネルＭＯ８−ＦＥＴ３４
によって構成されている。
本装置の動作について、第２図を引用して説明する。第
２図のｔｏにおいて、運転指令Ｐがｎ Ｌ ｔｔレベル
から“Ｈ”レベルに立上ると一定時間後のｔｌにおいて
、インバータゲート回路２が動作開始して、ゲート信号
Ａとゲート信号Ｂが発生し、このゲート信号Ａ、Ｂによ
ってＮチャンネルＭＯ５−ＦＥＴ３と４が交互にオン−
オフし、＋Ｖから高圧絶縁トランス５の一次巻線５ａお
よび５ｂに励磁電流が流れるため、巻線５ｃｍ５ｄ、５
ｅ−５ｆ、５ｇ、５ｈにそれぞれ矩形波交流電圧が発生
する。この各巻線の矩形波交流電圧は整流回路６〜９に
よって整流され、直流電圧ＣとＥおよびＤとＦにより、
ｔｚにおいて規定値に到達する。
２図のｔｏにおいて、運転指令Ｐがｎ Ｌ ｔｔレベル
から“Ｈ”レベルに立上ると一定時間後のｔｌにおいて
、インバータゲート回路２が動作開始して、ゲート信号
Ａとゲート信号Ｂが発生し、このゲート信号Ａ、Ｂによ
ってＮチャンネルＭＯ５−ＦＥＴ３と４が交互にオン−
オフし、＋Ｖから高圧絶縁トランス５の一次巻線５ａお
よび５ｂに励磁電流が流れるため、巻線５ｃｍ５ｄ、５
ｅ−５ｆ、５ｇ、５ｈにそれぞれ矩形波交流電圧が発生
する。この各巻線の矩形波交流電圧は整流回路６〜９に
よって整流され、直流電圧ＣとＥおよびＤとＦにより、
ｔｚにおいて規定値に到達する。
同様に、ＯＲ出出力上Ｈも規定値に到達し、定電圧素子
２２と２３に電源を供給するため、ｔｚにおいて＋■１
と−Ｖ五が規定値となる。運転指令Ｐが入力されてか＋
Ｖｚと−ｖ１が規定値となるまでの時間Ｔは約８０ｍ５
である。ｔ３において。
２２と２３に電源を供給するため、ｔｚにおいて＋■１
と−Ｖ五が規定値となる。運転指令Ｐが入力されてか＋
Ｖｚと−ｖ１が規定値となるまでの時間Ｔは約８０ｍ５
である。ｔ３において。
ＰＷＭ信号が光インターフェースｌを介してＰＷＭ信号
信号対り、オフパルスアンプ２４とオンパルスアンプ２
５に入力され、′Ｌ”レベルからｒｔＨ”レベルに変化
するとオフパルスＪがｇｔＨ”から“Ｌ”となり、Ｎチ
ャンネルＭＯ８−ＦＥＴ３４をオフさせてゲート電流ｉ
ｓをしゃ断し、同時にオンパルスＫが“Ｈ”から“Ｌ”
となって、ＰチャンネルＭＯ５−ＦＥＴ３５をオンさせ
、ゲート電流主１を流してゲートターンオフサイリスタ
３６をオンさせるので、主回路電流Ｍが流れる。
信号対り、オフパルスアンプ２４とオンパルスアンプ２
５に入力され、′Ｌ”レベルからｒｔＨ”レベルに変化
するとオフパルスＪがｇｔＨ”から“Ｌ”となり、Ｎチ
ャンネルＭＯ８−ＦＥＴ３４をオフさせてゲート電流ｉ
ｓをしゃ断し、同時にオンパルスＫが“Ｈ”から“Ｌ”
となって、ＰチャンネルＭＯ５−ＦＥＴ３５をオンさせ
、ゲート電流主１を流してゲートターンオフサイリスタ
３６をオンさせるので、主回路電流Ｍが流れる。
ｔ４において、ＰＷＭ信号信号対Ｈ”から“Ｌ”に変化
すると、ゲート電流１１がしゃ断され、ゲート電流１２
が流れることによって、ゲートターンオフサイリスタ３
６がオフし、主回路電流Ｍがしゃ断される、以後、同様
にしてＰＷＭ信号信号対応した主回路電流Ｍが流れ、負
荷に電力を供給する。主回路電流Ｍが流れ始めたｔ６に
おいて、コンデンサ１１、または、コンデンサ１３のい
ずれか片方に瞬時短絡の故障が発生し、整流回路出力Ｄ
、または、Ｆが瞬時低下してもＯＲ出力Ｈには異常がな
いため、ゲート電流ｊ１は正常な状態を継続できる。ｔ
６〜ｔ８において、信号Ｙと−Ｖｓの電位関係が逆転す
るため、比較器３２が信号ＬＥＤｚを出力し、ＬＥＤ表
示器３３が点灯する。コンデンサの短絡故障は、コンデ
ンサが接続された回路インピーダンスが低い場合、セル
フヒーリングによって機能を回復し、正常な状態に復帰
するので、ＬＥＤ表示器３３も消灯する。ｔ７において
、整流回路６、または、７のいずれかが故障し、整流回
路出力Ｃ１または、Ｅのいずれかが無電圧となっても、
ＯＲ出力Ｇには異常がないため、オフパルスＪは正常で
あり、ゲート電流１２も全く影響を受けない、ｔ７以後
、整流回路出力の異常が継続すれば、信号Ｘと＋Ｖｓの
電位関係は正常時に対して逆転するため、比較器３１が
信号ＬＥＤＩを出力し、ＬＥＤ表示器３３が点灯したま
まとなるので、故障の発見は容易である。
すると、ゲート電流１１がしゃ断され、ゲート電流１２
が流れることによって、ゲートターンオフサイリスタ３
６がオフし、主回路電流Ｍがしゃ断される、以後、同様
にしてＰＷＭ信号信号対応した主回路電流Ｍが流れ、負
荷に電力を供給する。主回路電流Ｍが流れ始めたｔ６に
おいて、コンデンサ１１、または、コンデンサ１３のい
ずれか片方に瞬時短絡の故障が発生し、整流回路出力Ｄ
、または、Ｆが瞬時低下してもＯＲ出力Ｈには異常がな
いため、ゲート電流ｊ１は正常な状態を継続できる。ｔ
６〜ｔ８において、信号Ｙと−Ｖｓの電位関係が逆転す
るため、比較器３２が信号ＬＥＤｚを出力し、ＬＥＤ表
示器３３が点灯する。コンデンサの短絡故障は、コンデ
ンサが接続された回路インピーダンスが低い場合、セル
フヒーリングによって機能を回復し、正常な状態に復帰
するので、ＬＥＤ表示器３３も消灯する。ｔ７において
、整流回路６、または、７のいずれかが故障し、整流回
路出力Ｃ１または、Ｅのいずれかが無電圧となっても、
ＯＲ出力Ｇには異常がないため、オフパルスＪは正常で
あり、ゲート電流１２も全く影響を受けない、ｔ７以後
、整流回路出力の異常が継続すれば、信号Ｘと＋Ｖｓの
電位関係は正常時に対して逆転するため、比較器３１が
信号ＬＥＤＩを出力し、ＬＥＤ表示器３３が点灯したま
まとなるので、故障の発見は容易である。
ｔ６において、ＰＷＭ信号が休止状態になると、オフパ
ルスＪが出力状態を保ち、ゲートターンオフサイリスタ
３６のゲートは逆バイアスされた状態を保ち誤動作する
ことを防止する。
ルスＪが出力状態を保ち、ゲートターンオフサイリスタ
３６のゲートは逆バイアスされた状態を保ち誤動作する
ことを防止する。
運転指令Ｐが入力されてからオフパルスＪが立上るまで
の時間Ｔは、誤動作による主回路素子のブレークダウン
を防止する目的で、ゲートターンオフサイリスタ３６の
ゲートに対し、短時間内に逆バイアスをかける必要があ
るため、整流回路出力の平滑コンデンサの静電容量値は
２２μＦ程度としている。一方、インバータ回路は約３
０ＫＨｚの高周波で動作しているため、動作状態におけ
る平滑コンデンサのリップル電流が大きく、静電容量値
の小さいコンデンサにとっては過酷な使用条件となり、
コンデンサのセルフヒーリング現象がおきやすい状態で
使用することになるが、本発明の二重系方式とすれば、
仮にセルフヒーリング現象がおきても、ゲートターンオ
フサイリスタ３６のゲート電流は影響を受けないので、
中途半端なゲートパルスによるターンオン→ターンオフ
による破壊モードを防ぐことができる利点がある。
の時間Ｔは、誤動作による主回路素子のブレークダウン
を防止する目的で、ゲートターンオフサイリスタ３６の
ゲートに対し、短時間内に逆バイアスをかける必要があ
るため、整流回路出力の平滑コンデンサの静電容量値は
２２μＦ程度としている。一方、インバータ回路は約３
０ＫＨｚの高周波で動作しているため、動作状態におけ
る平滑コンデンサのリップル電流が大きく、静電容量値
の小さいコンデンサにとっては過酷な使用条件となり、
コンデンサのセルフヒーリング現象がおきやすい状態で
使用することになるが、本発明の二重系方式とすれば、
仮にセルフヒーリング現象がおきても、ゲートターンオ
フサイリスタ３６のゲート電流は影響を受けないので、
中途半端なゲートパルスによるターンオン→ターンオフ
による破壊モードを防ぐことができる利点がある。
本発明によれば、起動時の機能をそこなうことなく、ゲ
ートパルスの乱れを防止することによって、主回路素子
の破壊を防ぐことができる。
ートパルスの乱れを防止することによって、主回路素子
の破壊を防ぐことができる。
第１図は本発明の一実施例のブロック図、第２図は本発
明の動作状態をしめすタイミングチャートである。 １・・・光インターフェース、２・・・インバータゲー
ト回路、３〜４・・・ＮチャンネルＭＯ８−ＦＥＴ、５
・・・高圧絶縁トランス、５ａ〜５ｈ・・・巻線、６〜
９・・・整流回路、１０〜１７・・・コンデンサ、１８
〜２１・・・ダイオード、２２〜２３・・・定電圧素子
、２４・・・オフパルスアンプ、２５・・・オンパルス
アンプ、２６〜３０・・・抵抗器、３１〜３２・・・比
較器、３３・・・ＬＥＤ表示器、３４・・・Ｎチャンネ
ルＭＯ８−ＦＥＴ、３５・・・ＰチャンネルＭＯ８−Ｆ
ＥＴ、３６・・・ゲートターンオフサイリスタ。
明の動作状態をしめすタイミングチャートである。 １・・・光インターフェース、２・・・インバータゲー
ト回路、３〜４・・・ＮチャンネルＭＯ８−ＦＥＴ、５
・・・高圧絶縁トランス、５ａ〜５ｈ・・・巻線、６〜
９・・・整流回路、１０〜１７・・・コンデンサ、１８
〜２１・・・ダイオード、２２〜２３・・・定電圧素子
、２４・・・オフパルスアンプ、２５・・・オンパルス
アンプ、２６〜３０・・・抵抗器、３１〜３２・・・比
較器、３３・・・ＬＥＤ表示器、３４・・・Ｎチャンネ
ルＭＯ８−ＦＥＴ、３５・・・ＰチャンネルＭＯ８−Ｆ
ＥＴ、３６・・・ゲートターンオフサイリスタ。
Claims (1)
- 【特許請求の範囲】 １、高圧絶縁トランスを駆動する低圧インバータ回路、
前記高圧絶縁トランスの三組の巻線が出力する矩形波交
流電圧を各々直流電圧に整流する三組の整流回路とリッ
プルを吸収する平滑用コンデンサ、ゲート信号を安定化
させるための定電圧素子、ゲート論理部からのＰＷＭ信
号を受信し、光素子によつて高絶縁した光インターフェ
ース、前記光インターフェースの出力信号を増幅してオ
ンパルスとオフパルスを発生するパルスアンプおよび前
記パルスアンプの出力によつて駆動されるパワーＭＯＳ
ＦＥＴによつて構成される高圧ゲート駆動装置において
、 前記パルスアンプ用電源を二重系とすることによつて前
記平滑用コンデンサの瞬時短絡に対して不完全ゲートパ
ルスの発生をなくし、主回路素子の破壊を防止するよう
にしたことを特徴とする高圧ゲート駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24748190A JPH04127868A (ja) | 1990-09-19 | 1990-09-19 | 高圧ゲート駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24748190A JPH04127868A (ja) | 1990-09-19 | 1990-09-19 | 高圧ゲート駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127868A true JPH04127868A (ja) | 1992-04-28 |
Family
ID=17164104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24748190A Pending JPH04127868A (ja) | 1990-09-19 | 1990-09-19 | 高圧ゲート駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04127868A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4679675B1 (ja) * | 2010-02-25 | 2011-04-27 | 三菱電機株式会社 | 電力変換装置 |
| CN108448884A (zh) * | 2018-04-04 | 2018-08-24 | 南京航空航天大学 | 双输入dc－ac变换器的两种失效容错方法 |
-
1990
- 1990-09-19 JP JP24748190A patent/JPH04127868A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4679675B1 (ja) * | 2010-02-25 | 2011-04-27 | 三菱電機株式会社 | 電力変換装置 |
| WO2011104848A1 (ja) * | 2010-02-25 | 2011-09-01 | 三菱電機株式会社 | 電力変換装置 |
| US8988909B2 (en) | 2010-02-25 | 2015-03-24 | Mitsubishi Electric Corporation | Power conversion device |
| CN108448884A (zh) * | 2018-04-04 | 2018-08-24 | 南京航空航天大学 | 双输入dc－ac变换器的两种失效容错方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9442157B2 (en) | Controller capable of detecting input power and generating a protection signal | |
| US5452197A (en) | Static DC to AC power converter including separate high and low power converters | |
| KR20170118068A (ko) | 전원 제어용 반도체 장치 | |
| US20070170900A1 (en) | Power supply device | |
| US12362652B2 (en) | Integrated circuit and power supply circuit | |
| US5724235A (en) | Overcurrent protecting device for use in DC--DC converter | |
| JP5213457B2 (ja) | 系統連系パワーコンディショナ | |
| US11025158B2 (en) | Power supply apparatus capable to extend hold-up time length of output voltage | |
| JP4888226B2 (ja) | マトリックスコンバータ | |
| JPH04127868A (ja) | 高圧ゲート駆動装置 | |
| EP0183406A1 (en) | Fail-safe output switching circuit | |
| WO2024124526A1 (en) | Power supply circuit, controlling method and lighting equipment | |
| CA2198096C (en) | A self-excited oscillator type switch power supply with overcurrent protection | |
| JPS62135269A (ja) | 突入電流防止回路 | |
| JP4479918B2 (ja) | 放電灯点灯装置 | |
| KR100198535B1 (ko) | 전자기기의 자동전압 전환장치 | |
| JPH0898552A (ja) | 電源装置 | |
| KR200156380Y1 (ko) | 전원공급장치의 과부하보호회로 | |
| JPH0213548B2 (ja) | ||
| JP2734208B2 (ja) | 電流形インバータ | |
| SU1647826A1 (ru) | Инвертор | |
| KR870003189Y1 (ko) | 이상전원 감지회로 | |
| CN121643480A (zh) | 具有电源开关短路检测的非隔离dc-dc转换器 | |
| JPH0263068A (ja) | 画像記録装置の電源装置 | |
| SU915238A1 (ru) | Логический элемент, исключающий ложный логический сигнал на выходе i 2 |