JPH04130732A - 半導体ウェーハの熱処理方法 - Google Patents

半導体ウェーハの熱処理方法

Info

Publication number
JPH04130732A
JPH04130732A JP2250226A JP25022690A JPH04130732A JP H04130732 A JPH04130732 A JP H04130732A JP 2250226 A JP2250226 A JP 2250226A JP 25022690 A JP25022690 A JP 25022690A JP H04130732 A JPH04130732 A JP H04130732A
Authority
JP
Japan
Prior art keywords
heat treatment
thermal donor
amount
oxygen
found
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2250226A
Other languages
English (en)
Other versions
JPH0750713B2 (ja
Inventor
Junsuke Tomioka
純輔 冨岡
Tetsuo Akagi
哲郎 赤城
Shiro Yoshino
史朗 芳野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP2250226A priority Critical patent/JPH0750713B2/ja
Priority to DE69131252T priority patent/DE69131252T2/de
Priority to EP91916605A priority patent/EP0550750B1/en
Priority to US08/030,356 priority patent/US5385115A/en
Priority to PCT/JP1991/001259 priority patent/WO1992005579A1/ja
Publication of JPH04130732A publication Critical patent/JPH04130732A/ja
Publication of JPH0750713B2 publication Critical patent/JPH0750713B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00Gettering within semiconductor bodies
    • H10P36/20Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、半導体ウェーハ、とくに引上げ法により製造
されたシリコン単結晶をスライスして得たウェーハの熱
処理方法に係り、引上げ直後の結晶中のサーマルドナー
の量に対応して、「酸素析出核を誘起させるための熱処
理」(以下、IG熱処理という)条件を種々変えて、ウ
ェーハ中の酸素の析出量を制御する技術に関する。
[従来の技術] 引上げ法によって、たとえばシリコン単結晶を製造する
と、原料融液が入るるつぼが、通常は石英製であること
から、引上結晶中に10 X 10”〜2゜XIO17
atoms/aIo″(旧ASTM表示)程度の酸素が
取り込まれる。取り込まれた酸素は、素子製造の工程で
受ける熱処理で、過飽和となり、析出を起こして、微小
欠陥を形成する。この酸素の析出による欠陥が、不純物
等のゲッタリングサイトとなり得ることから、酸素の析
出欠陥を利用したゲッタリングをとくに、イントリンシ
ックゲッタリング(以下、IGという)と称し、クリー
ンなゲッタ一方法の一つとして広く採用されている。I
G効果を充分に発揮させるためには、酸素析出量の精密
な制御が必要とされるものの、実際は、引上中に受けた
、結晶の熱履歴の差により、熱処理工程後の酸素析出量
には、ばらつきが生じるのが通常であった。
[発明が解決しようとする課題] シリコンウェーハ中の、二のような酸素の析出挙動につ
いては、たとえば、エーエスティーエムタースク フォ
ース コミツテイ(A S TM Ta5kForce
 Comm1ttee)の報告、「シリコンウェーハに
おける酸素析出に関する試験」(Testing fo
rOxygen Precipitation in 
5ilicon Wafers″)(Solid 5t
ate Technology / March 19
87. P、85)に記載されている。
これによると、種々の初期格子間酸素濃度(以下、初期
O1という)のシリコンウェーハに対して、1050℃
で16時間の熱処理を行なったり、あるいは、750℃
で4時間の熱処理を行ない、さらに1050℃で16時
間の熱処理(詳細な条件は表−1)を行なったりして、
熱処理前の初期○iと、熱処理前後のその変化量(以下
Δ○iという)との関係を、グラフにした場合、それぞ
れ第6図と第7図のようになる。
表−1に記載の熱処理は、酸素析出量調査のための簡易
熱処理条件(以下、シミュレーション熱処理という)と
して従来より用いられているが、これらのシミュレーシ
ョン熱処理によれば、ΔOiとデバイスの歩留りの関係
は、第8図のようになる。ここで、デバイス歩留りに、
悪影響を与えない範囲の、第8図中の斜線部を満たすΔ
Oiを確保する目的で、初期○iがほぼ同一にそろった
複数のウェーハに対して、通常行なわれているように、
−律に650℃、60分間のIG熱処理を施しても、Δ
○iは、ウェーハ毎にバラついて、前記の範囲内に制御
することができない。すなわち、初期Oiに対しΔ○i
は、平均値的には8字カーブを描くものの、そのばらつ
きが大きくなる。
表−1 [課題を解決するための手段] ところで、引上げ法により、結晶中に取り込まれた酸素
の一部は、引上時の熱履歴によりドナー化するため、予
め添加した、リンやホウ素等の不純物によって決定され
るはずの抵抗率を、引上結晶が示さなくなる。この、酸
素に起因し結晶中に生じるドナーを、サーマルドナーと
称しているが、サーマルドナーは1通常、650℃、3
0分程度の熱処理により、消去することができる。引上
げ直後の結晶中のサーマルドナー濃度を求めるには、後
述のようにして、結晶引上げ後の抵抗率と、650℃、
30分程度でドナー消去を行なった後の抵抗率との関係
を眉いる。
本発明は、デバイス製造工程後の、ウェーハ中の酸素析
出量ΔOiを均一にするために、従来に代わって採用す
べきIG熱処理条件を提供する。
すなわち、前記の、デバイス製造工程におけるΔOiの
ばらつきという問題をなくし、所望のΔ○iに制御性良
く収めて、デバイス歩留りの向上を図るもので、半導体
単結晶をスライスして得たウェーハの熱処理方法におい
て、引上げ直後の結晶中の、上記サーマルドナー濃度に
対応して求められた熱処理条件で、IG熱処理を行なう
ことを特徴としている。
とくに、IG熱処理の温度条件を同一にそろえ。
サーマルドナー濃度の高いものほど、短時間のIG熱処
理を施す方法を採用すると制御性が良い。
さらに述べれば、予め、チョクラルスキー法により製造
されたシリコン単結晶各部からスライスした、互いにサ
ーマルドナー濃度の異なるウェーハに対して施した、I
G熱処理の条件(処理温度及び時間)と、つづく、シミ
ュレーションを通した後の酸素析出量ΔO1、との関係
を求めておいて、この関係に則り、狙いとする酸素析出
量をつ工−ハに与えるための、IG熱処理条件を定める
のである。
[作用コ 本発明の実施に当たっては、まず、チョクラルスキー法
により製造したシリコン単結晶の各部から抜き取ったウ
ェーハの、IG熱処理前後の抵抗率より、 A S T
M(F723−82)を使い、ドーパント濃度に換算し
て差をとり、サーマルドナー濃度を算出する。
サーマルドナー濃度=5X10”’((1/ρ、、)−
(1/p、))ρ、:IG熱処理前の抵抗率 p、:IG熱処理後の抵抗率 初期O1が、15.5 X 10” atoIOs/c
c 〜16.5 X 10”atoms/ccのウェー
ハの場合、サーマルドナー濃度と各シミュレーション熱
処理後のΔO1の関係は、第5図のようになり、Δ○i
は、引上げたときの単結晶中のサーマルドナー濃度が高
いほど、多いということが分かった。
そこで、まず、たとえば、初期酸素濃度が、16.0X
101′atoms/ccのほぼ一定で、サーマルドナ
ー量が0.lX10”atoms/cc〜1.6X10
”atoms/ccと、それぞれ異なるシリコンウェー
ハ毎に、温度と時間を、それぞれ、550℃〜700℃
、1時間〜8時間と変化させて、IG熱処理を行なう。
その後、・800℃×4時間in N 、 + 100
0℃×16時間in dryo、(以下、熱処理Aとい
う)、 ・900℃×4時間in N、+1000℃X16時間
in dryo2(以下、熱処理Bという)、 −1000℃×16時間in dryo、(以下、熱処
理Cという) の各シミュレーション熱処理を施し、それぞれ、酸素析
出量をみると、第3図のようになる。
すなわち、ΔOiをそろえるためには、温度が同じなら
ば、サーマルドナー濃度が高いものほど、IG熱処理の
時間を短くする必要があることが分かる。逆に、時間が
同じならば、温度を下げる必要があることも分かる。
したがって、第3図のグラフを用いると、サーマルドナ
ー量の異なるシリコン単結晶インゴット中の各部位ごと
に、ΔOiを最適値にするための、IG熱処理条件(温
度、時間)を求めることができる。このようにして求め
た条件を用いて、IC熱処理を行なえば、単結晶中の酸
素析出量を均一にすることができ、ひいては、これから
作製されるデバイスの歩留が向上することになる。
[実施例1] 常法により、CZ法に上り引上げたときのシリコン単結
晶中の初期○iは、概ね(16±0.5)X10”at
oms/ccで、引上げ単結晶の長さ方向にわたっての
サーマルドナー濃度は、第4図に示した通りであり、こ
れを、単結晶の長さ方向に適当に分けた各ブロックにつ
いて、平均値をとって表すと、第2表のようになる。
第2表 二二で、酸素析出量ΔO1が、熱処mAのシミュレーシ
ョン熱処理後では、8X 10” atomsノcc以
上が、熱処理Bのシミュレーション熱処理後では、4X
10” 〜6X10”atoms/ccが、熱処理Cの
シミュレーション熱処理後では、3 X 10” at
oIIls/cc以下が、デバイス作製上、最も適した
値であることが判っている場合、単結晶のトップ側がら
■■■・・・■の各ブロックでの平均サーマルドナー濃
度は、第2表に示したとおりであるから、これらの値を
、第4図に対応させれば、第3表のように、IG熱処理
の最適条件を選ぶことができる。
第3表 こうして、IG熱処理を施した、単結晶のそれぞれのブ
ロックから切りだしたウェーハについてシミュレーショ
ン熱処理を行なった結果、その酸素析出量Δ○iと初期
O1との関係は、第1図のようになった。
比較のために、従来どおりの、650℃×2.5時間の
IG熱処理を一律に行なったものについて、酸素析出量
ΔOiと初期Oiとの関係をとると、第2図のようにな
った。
本実施例による、デバイス歩留りは、前記従来のそれと
比較すると、約10%向上する。
本実施例からも分かるように、本発明の方法に従って条
件をもとめ、IG熱処理を行なえば、その後のデバイス
製造工程において、酸素析出量にバラつきを起こさず、
デバイスの製造歩留りを向上させることができる。
なお、本発明では、たとえば、次のような回帰式から、
IG熱処理時間(1)を求める二とができる。
ΔO1:α ・初期0i+β ・サーマルドナー濃度子
γt+δ狙いとする酸素析出量Δ01、測定した初期0
1及びサーマルドナー濃度より、 γ 650℃のIG熱処理時間を求めた場合、八〇1(80
0℃、4hr+1000℃、16hr)=2.09x初
期Oi+0.237Xサーマルドナー濃度+0.154
7t23.177 R=97.7% Δ0i(900℃、4hr+1000℃、16hr)=
1.10X初期Oi+1.077Xサーマルドナー1i
+2.04t−16,87 R=78.7% となった。
上記実施例は、650℃付近の低温熱処理による酸素析
出を誘起させる。IG効果を付与したが、あらかじめ、
高温(通常1100℃以上)熱処理による酸素の外方向
拡散を行なってから、低温の熱処理を施す、いわゆる2
ステツプICについても同様に適用できる。
2ステツプIGの場合のサーマルドナー濃度と、酸素析
出量との関連は、第9図に例示した。この図は、高温(
1175℃)と低温(700℃)の2ステツプIC処理
後、熱処理Cのシミュレーションを施した場合を示して
いるが、前記の実施例と同様、サーマルドナー濃度の増
加にともない、酸素析出量も増加する。すなわち、酸素
析出量の精密なコントロールをするためには、サーマル
ドナー濃度が高い基板に対しては、2ステツプIGの場
合でも、高温熱処理後の、低温の熱処理時間を短かくす
る必要がある。低温熱処理の条件は、サーマルドナー濃
度に対応して求めることが、重要である。
[発明の効果コ サーマルドナー濃度を一つの指標として定めた熱処理条
件を採用した本発明によれば、引上げ後の結晶中のサー
マルドナー濃度に対応して求められた条件で、IG熱処
理を施すため、デバイス製造工程において、狙いとする
酸素析出量をウェーハに与える際、従来の一律のIG熱
処理法を採用する場合に較べ、そのバラツキが減少し、
最終製品であるデバイス歩留りを向上させることができ
た。また、このようにすれば、−本の単結晶インゴット
の利用率を上げることができ、生産性が向上する。
【図面の簡単な説明】
第1図は、本発明の方法によった場合の、初期格子間酸
素濃度Oiと熱処理前後のその変化量ΔOiとの関係を
示す図。 第2図は、従来の方法によった場合の、初期格子間酸素
濃度Oiと熱処理前後のその変化量ΔOiとの関係を示
す図。 第3図は、酸素析出核を誘起させるための熱処理時間と
、その後の、各シミュレーション後のΔOiとの関係を
示す図。 第4図は、単結晶の各固化率における、結晶中のサーマ
ルドナー濃度を示す図。 第5図は及び第9図は1、サーマルドナー濃度と各シミ
ュレーション後の△Oiとの関係を示す図。 第6図及び第7図は、初期01と八〇iとの関係を示す
図。 第8図は、Δ01とデバイス歩留りの関係を示す図。

Claims (1)

  1. 【特許請求の範囲】 1石英るつぼ内融液から引上げ法により育成した半導体
    単結晶をスライスして得たウェーハの熱処理方法におい
    て、引上げ後の結晶中のサーマルドナー濃度に対応して
    求められた条件で、酸素析出核を誘起させるための熱処
    理を施すことを特徴とする半導体ウェーハの熱処理方法
    。 2酸素析出核を誘起させるための熱処理の温度条件が同
    一のとき、サーマルドナー濃度の高いものほど、短時間
    の前記酸素析出核を誘起させるための熱処理を施すこと
    を特徴とする請求項1記載の半導体ウェーハの熱処理方
    法。
JP2250226A 1990-09-21 1990-09-21 半導体ウェーハの熱処理方法 Expired - Lifetime JPH0750713B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2250226A JPH0750713B2 (ja) 1990-09-21 1990-09-21 半導体ウェーハの熱処理方法
DE69131252T DE69131252T2 (de) 1990-09-21 1991-09-20 Thermische behandlungsmethode für halbleiterscheiben
EP91916605A EP0550750B1 (en) 1990-09-21 1991-09-20 Semiconductor wafer heat treatment method
US08/030,356 US5385115A (en) 1990-09-21 1991-09-20 Semiconductor wafer heat treatment method
PCT/JP1991/001259 WO1992005579A1 (fr) 1990-09-21 1991-09-20 Procede de traitement thermique de tranches de semi-conducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2250226A JPH0750713B2 (ja) 1990-09-21 1990-09-21 半導体ウェーハの熱処理方法

Publications (2)

Publication Number Publication Date
JPH04130732A true JPH04130732A (ja) 1992-05-01
JPH0750713B2 JPH0750713B2 (ja) 1995-05-31

Family

ID=17204718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2250226A Expired - Lifetime JPH0750713B2 (ja) 1990-09-21 1990-09-21 半導体ウェーハの熱処理方法

Country Status (5)

Country Link
US (1) US5385115A (ja)
EP (1) EP0550750B1 (ja)
JP (1) JPH0750713B2 (ja)
DE (1) DE69131252T2 (ja)
WO (1) WO1992005579A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5419786A (en) * 1993-07-02 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate for bipolar element
WO2005071144A1 (ja) * 2004-01-27 2005-08-04 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコン単結晶中の酸素析出挙動予測方法、シリコン単結晶の製造パラメータ決定方法、シリコン単結晶中の酸素析出挙動予測用プログラムを記憶する記憶媒体
WO2017208582A1 (ja) * 2016-06-01 2017-12-07 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2019029387A (ja) * 2017-07-26 2019-02-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの抵抗率測定方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011982B2 (ja) * 1990-09-14 2000-02-21 コマツ電子金属株式会社 半導体装置の製造方法
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US6416836B1 (en) * 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
KR20080017376A (ko) * 2005-05-19 2008-02-26 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 고저항률 실리콘 구조 및 그 제조 프로세스
FR2964459B1 (fr) * 2010-09-02 2012-09-28 Commissariat Energie Atomique Procede de cartographie de la concentration en oxygene
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066827A (ja) * 1983-09-24 1985-04-17 Mitsubishi Metal Corp シリコンウエハ−中への結晶欠陥導入制御法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140570A (en) * 1973-11-19 1979-02-20 Texas Instruments Incorporated Method of growing single crystal silicon by the Czochralski method which eliminates the need for post growth annealing for resistivity stabilization
JPS583374B2 (ja) * 1977-06-15 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶の処理方法
FR2435818A1 (fr) * 1978-09-08 1980-04-04 Ibm France Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs
FR2460479A1 (fr) * 1979-06-29 1981-01-23 Ibm France Procede de caracterisation de la teneur en oxygene des barreaux de silicium tires selon la methode czochralski
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5830137A (ja) * 1981-08-18 1983-02-22 Toshiba Corp ウエ−ハの製造方法
DE3473971D1 (en) * 1984-06-20 1988-10-13 Ibm Method of standardization and stabilization of semiconductor wafers
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US5066599A (en) * 1989-07-27 1991-11-19 Fujitsu Limited Silicon crystal oxygen evaluation method using fourier transform infrared spectroscopy (ftir) and semiconductor device fabrication method using the same
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066827A (ja) * 1983-09-24 1985-04-17 Mitsubishi Metal Corp シリコンウエハ−中への結晶欠陥導入制御法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5419786A (en) * 1993-07-02 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate for bipolar element
WO2005071144A1 (ja) * 2004-01-27 2005-08-04 Komatsu Denshi Kinzoku Kabushiki Kaisha シリコン単結晶中の酸素析出挙動予測方法、シリコン単結晶の製造パラメータ決定方法、シリコン単結晶中の酸素析出挙動予測用プログラムを記憶する記憶媒体
JPWO2005071144A1 (ja) * 2004-01-27 2007-09-06 Sumco Techxiv株式会社 シリコン単結晶中の酸素析出挙動予測方法、シリコン単結晶の製造パラメータ決定方法、シリコン単結晶中の酸素析出挙動予測用プログラムを記憶する記憶媒体
US8246744B2 (en) 2004-01-27 2012-08-21 Komatsu Denshi Kinzoku Kabushiki Kaisha Method for predicting precipitation behavior of oxygen in silicon single crystal, method for determining production parameter of silicon single crystal, and storage medium for storing program for predicting precipitation behavior of oxygen in silicon single crystal
WO2017208582A1 (ja) * 2016-06-01 2017-12-07 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US11162191B2 (en) 2016-06-01 2021-11-02 Globalwafers Japan Co., Ltd. Thermal processing method for silicon wafer
JP2019029387A (ja) * 2017-07-26 2019-02-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの抵抗率測定方法

Also Published As

Publication number Publication date
US5385115A (en) 1995-01-31
WO1992005579A1 (fr) 1992-04-02
DE69131252D1 (de) 1999-06-24
JPH0750713B2 (ja) 1995-05-31
EP0550750A4 (ja) 1994-01-19
EP0550750A1 (en) 1993-07-14
EP0550750B1 (en) 1999-05-19
DE69131252T2 (de) 2000-02-24

Similar Documents

Publication Publication Date Title
JPH04130732A (ja) 半導体ウェーハの熱処理方法
JP2001181090A (ja) 単結晶の製造方法
TWI631242B (zh) 矽晶圓的評估方法及製造方法
JPH0812493A (ja) シリコン単結晶の製造方法
DE112014002501T5 (de) Einkristall-Siliziumblock und Wafer für Halbleiter
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
KR102353877B1 (ko) 실리콘 단결정의 제조 시에 있어서의 갭 사이즈 결정 방법 및, 실리콘 단결정의 제조 방법
US7456082B2 (en) Method for producing silicon single crystal and silicon single crystal
JPH04298042A (ja) 半導体の熱処理方法
JP3172389B2 (ja) シリコンウエーハの製造方法
JPH0810695B2 (ja) 半導体基板の製法
JP4715528B2 (ja) 電子デバイス用半絶縁性GaAsウェハ及びその製造方法
JPH04175300A (ja) シリコン単結晶の熱処理方法
JPH0367994B2 (ja)
JP4755740B2 (ja) シリコン単結晶の育成方法
CN100396828C (zh) 半绝缘性GaAs晶片及其制造方法
JPH05121319A (ja) 半導体装置の製造法
JP2003073192A (ja) 半導体シリコン結晶の製造条件の決定方法
JPS6097619A (ja) 半導体製造方法
JPS6344720B2 (ja)
JP2781857B2 (ja) 単結晶の製造方法
JPH027437A (ja) シリコン基板の製造方法
JP6354643B2 (ja) シリコン単結晶の製造方法
SU1705424A1 (ru) Способ выращивани монокристаллов со структурой силленита

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 16