JPH04133660A - 共振型ｄｃ―ｄｃコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチを繰り返し開閉動作させることによ
り入力電源からの電力を変換回路に供給して変換出力を
得るようにした共振型ＤＣ−ＤＣコンバータに係り、特
に変換出力を所定レベルに維持すべ（該変換出力に応し
てスイッチの開閉動作を間欠的にスイッチに導くように
したものである。

し従来の技術〕 ｒｃｌａｚ　Ｅ　ｚｓｏｎａｎｔ　Ｒｅｇａｌａ＋Ｃ＋
Ｉ　ＤＣ／ＤＣＰｏｗｅｒ　Ｃｏｎｖｅ＋ｔｅ＋Ｓ：Ａ
ｎａｌｙ＋ｉ＋　　Ｏｆ　　Ｏｐｃ＋Ｎ１ｏｎＳ、ａｎ
ｄ　　Ｅｒｐｅ＋ｉｍｅｎ＋ｉｌ　　Ｒ＋Ｓｕｌ＋＋　
　ａｔ　　１．５ＭＩＩ＋　　Ｊ　　ＩＥＥＥ　　ＴＲ
ＡＮＳＡＣＴＩＯＮＳＯＮ　ＰＯＷＥＲＥＬＥＣＴＲＯ
ＮＩＣ３ＹＯＬ、ＰＥ−Ｉ　ＮＯ，２，ＡＰＲＩＬ　Ｉ
Ｈ６、またはＵＳＰ第４．６０７，３２３号公報には、
スイッチの開閉周波数を変化させて変換出力を制御する
共振型ＤＣ−ＤＣコンバータか記載されている。

また、「補助スイッチにより電圧調整を行う準Ｅ級共振
形ＤＣ−ＤＣコンバータの静特性の解析」電子情報通信
学会論文誌　Ｃ−ＩＩ　　Ｖａｔ、１７２−Ｃ−１１Ｎ
Ｑ６９１）、　６０５−６１６　　に記載されているよ
うに、補助スイッチのスイッチングのデユーティを変更
して回路の共振周波数を変更し、これにより変換出力を
制御する共振型ＤＣ−ＤＣコンバータが提案されている
。

〔発明か解決しようとする課題〕

上記従来の共振型ＤＣ−ＤＣコンバータにおいては、変
換出力を所定レベルに維持すべくスイッチ開閉動作を間
欠的に制御する点については記載されていない。特に、
スイッチの開閉動作の開始、停止を間欠制御する場合に
生ずるスイッチング損失の問題や過電圧の問題に対処し
得る手段についても全く記載されていない。

本発明は、上記に鑑みてなされたもので、変換出力の検
出結果に応じて出力されるスイッチの開閉動作を停止、
開始させる制御信号を所定の時間幅（後述する時間素）
信号に同期させるようにした共振型ＤＣ−ＤＣコンバー
タを提供することを目的とするものである。

〔課題を解決するための手段〕

本発明は、スイッチを繰り返し開閉動作させることによ
り入力電源からの電力を変換回路に供給して変換出力を
得るようにした共振型ＤＣ−ＤＣコンバータにおいて、
上記変換出力レベルを検出する出力検出手段と、上記検
出出力に応じて開始及び停止信号（以下、制御信号とい
う）を発生する制御信号発生手段と、所定長を有する時
間素信号を周期的に出力する時間素信号発生手段と、上
記発生された制御信号を上記時間素信号に同期して出力
させるタイミング手段と、該タイミング手段から出力さ
れる制御信号で上記スイッチの開閉動作を開始、停止さ
せる制御手段とを備え、該制御手段から出力される制御
信号により上記変換出力を一定に維持するようにしたも
のである。

〔作用〕

本発明によれば、スイッチは開閉動作を繰り返して入力
電源からの電力を変換回路に供給し、変換出力を送出し
ている。そして、変換出力か出力検出手段で検出され、
その変換出力か大きいと停止信号か出力され、逆に小さ
いと開始信号（以上、両信号をまとめて制御信号という
）が発生する。

一方、時間素信号発生手段からは所定長を有する時間素
信号が周期的に出力されており、上記発生された制御信
号はこの時間素信号のタイミ・ングに同期して出力され
る。そして、タイミング手段から出力される上記制御信
号で上記スイッチの開閉動作が（制御信号か開始信号の
ときは）開始され、（制御信号が停止信号のときは）停
止される。

かかる間欠制御により、上記スイッチの開閉動作の停止
、開始が交互に切換えられ、これにより変換出力が安定
する。

〔実施例〕

第１図は、本発明に係る共振型ＤＣ−ＤＣコンバータの
一例を示すブロック図である。

商用電源１からコンデンサＣＩまでは入力電源形成手段
を構成し、該商用電源１からの交流出力はコンデンサＣ
２を有するノイズフィルタＮＦを介してダイオードＤ３
〜Ｄ６から成るダイオードブリッジに導かれ、全波整流
される。この全波整流電流はコンデンサＣ１で平滑され
、入力電源とされる。なお、ダイオードブリッジに代え
て半波整流する整流回路を用いてもよい。

コンデンサＣとコイルＬからなる直列回路は共振タンク
を構成するものである。コンデンサＣ１は上記共振タン
クの特性インピーダンス（共振周波数に関与）を変更す
るためのものである。チョークコイルＬｉは上記入力電
源から電力を上記共振タンクに供給するものである。Ｓ
Ｗは上記コンデンサＣ工に並列接続され、後述するゲー
ト駆動用トランジスタＱ１〜Ｑ４　　（以下、ゲート駆
動回路１１という）からの開閉用のパルス列信号により
スイッチングされるパワーＭＯ≦トランジスタからなる
スイッチである。

トランスＴは上記スイッチＳＷのスイッチングにより一
次側コイルＮ□を介して二次側コイルＮ２１．Ｎ２゜に
電圧を誘起するもので、ダイオードＤ７．Ｄ８およびコ
ンデンサｃｏは上記二次側コイルＮ２□、Ｎ２゜の誘起
電圧を全波整流、平滑して変換出力（第２図、ａ）を送
出するものである。

以上の共振タンクからコンデンサＣＯまでの回路により
変換回路が構成されている。

２は出力側に接続された負荷で、Ｒ８は該負荷２に供給
される出力電流を検出する出力電流検出抵抗である。

３はインバータ３１，３２、抵抗Ｒｓ、Ｒｔ及びコンデ
ンサＣｔからなり、所定長の時間素信号（第２図、ｂ）
を周期的に出力する発振回路である。この時間素信号は
、後述するようにスイッチＳＷの開閉動作の間欠制御の
最少時間幅を決定するものである。

４はオペアンプからなる比較回路で、非反転入力端子に
は不図示の定電源Ｖｐを抵抗Ｒ５，Ｒ６で分圧した比較
基準電圧が入力され、反転入力端子には上記出力電流検
出抵抗Ｒ８からの検出電圧が入力されている。該比較回
路４は検出電圧、すなわち出力電流が比較基準電圧を越
えるとロウレベルを、それ以下のときはハイレベルとい
う制御信号を出力するようになされている（第２図、Ｃ
）。本実施例では、この制御信号はロウレベルを停止信
号とし、ハイレベルを開始信号としている。

５及び６はＤ−フリップフロップ（以下、Ｄ−ＦＦとい
う）で、Ｄ−ＦＦ５のＣＫ１端子には発振回路３の時間
素信号すが、Ｄ１端子には比較回路４の制御信号が導か
れ、一方、Ｄ−ＦＦ６のＤ２端子にはＤ−ＦＦ５のＱ１
出力（第・２図、ｄ）か、ＣＫ２端子には後述する発振
回路８の発振パルス出力か導かれている。なお、このＤ
−ＦＦ５゜６はＣＫ工、ＣＫ２端子への入力信号がハイ
からロウへの変化タイミングで動作するようになされて
いる。７はＮＡＮＤ回路で、上記Ｄ−ＦＦ６のＱ２出力
（第２図、ｆ）及びマルチバイブレータ９のパルス列信
号（第２図、ｅ）が導かれている。

発振回路８は発振子ＸＬ、その両端のコンデンサＣ３，
Ｃ４、振動子ＸＬに並列接続された抵抗Ｒ７とインバー
タ８１及び発振出力用のインバータ８２とから構成され
、上記スイッチＳＷを開閉動作させる、例えばＩ　Ｍ　
Ｈｚとか２Ｍ　Ｈｚ程度の周波数のパルス列を出力する
ものである。マルチバイブレータ９は発振回路８からの
発振パルスを抵抗ＲｘとコンデンサＣｘとで定まる時定
数に基づく所定幅のパルス信号に幅変換するもので、出
力パルスｅはＮＡＮＤ回路７の一方入力端に送入される
。

１０は該ＮＡＮＤ回路７の出力を反転するインバータで
、反転出力（第２図、ｇ）は電力増幅用のトランジスタ
Ｑ工〜Ｑ４からなるゲート駆動回路１１に導かれて開閉
用パルス信号としてスイッチＳＷのゲートに導かれる。

第３図は、スイッチＳＷが停止から駆動に切換えられた
時点で発生するスイッチング損失を説明するもので、該
スイッチＳＷに現れる電圧波形を示したものである。

なお、スイッチＳＷを駆動開始させる場合、開始当初の
電力不足を補うべく初回の開閉パルスの幅を通常時の数
倍にすることが好ま（−い。波形Ａは３倍、波形Ｂは４
倍、波形Ｃは５倍、波形りは７倍の場合を示している。

上記各波形において、電圧波形が正弦波状の場合は損失
が少ない（ないしは無損失）スイッチングで、正弦波の
一部が縦方向にスライスされている場合は損失を伴うス
イッチングである。

すなわち、波形Ａでは最初の６波形にスイッチング損失
か読み取れ、波形Ｂでは最初の５波形にスイッチング損
失が読み取れ、波形Ｃでは最初の３波形にスイッチング
損失が読み取れ、波形りでは最初の波形にのみスイッチ
ング損失が読み取れる。かかるスイッチの開閉動作開始
時の損失は変換回路を始動させる頻度を増すに従って増
大する。

第４図は、その状況を表わしたもので、横軸は変換回路
を１秒間に始動させる制御回数、縦軸は総損失（回路の
損失＋スイッチング損失）を示している。

同図より、制御回数と総損失とは略比例関係にを示して
おり、制御回数が増加するに伴って総損失が増大してい
る。また、同図では、制御回数２５．０００回当たり約
ＩＷの損失増加を示していることから、１回の始動に伴
う損失の増加分は、・約４０μＷであることが分かる。

従って、前記制御信号によるスイッチの間欠制御を前記
時間素暦号のタイミングで行わすことにより、該時間素
の逆数以上に始動回数が増えることがなくなり、その分
損失、すなわち変換効率に歯止めがかかる。

また、第５図は、スイッチＳＷの開閉動作の開始時点及
び停止時点で発生する過電圧を説明するもので、該スイ
ッチＳＷのゲート及び両端の電圧波形を示したものであ
る。

同図において、波形ＡはスイッチＳＷのゲート信号を示
し、波形Ｂ、Ｃ，Ｄ、ＥはスイッチＳＷの両端電圧信号
を示している。なお、波形Ｂは波形Ａのゲート信号に基
づくもので、他の波形Ｃ２Ｄ、Ｅのゲート信号は省略し
ているが、波形ＢＣ，Ｄ、Ｅの順に従って開始から停止
までの駆動時間幅が長くなるように設定されている。

また、この例（第４図も同じ）では、Ｌ−４２μＨ，Ｃ
＝１８０ｐＦ、開閉周波数＝２　Ｍ　Ｈｚ　ｓＣｌ　＝
１６０ｐＦ、負荷２＝４Ωとし、商用電源を用いている
。

スイッチＳＷの両端電圧は、該スイッチの開閉動作開始
から過渡的に上昇して数パルス後に過電圧（ＯＶＳとい
う）か発生し、この後定常状態に移行する。また、停止
直後にも該停止前に回路内に蓄積されているエネルギー
により過電圧（ＯＶＦという）か発生することか分かる
。

波形Ｂでは、開始から停止までの時間が短いため、上記
ＯＶＳとＯＶＦとが同時点に重なって発生し、より過大
な過電圧か生している。波形Ｃては、ＯｖＳとＯＶＦと
の発生時点か僅かにずれている。また、波形り、Ｅては
、ＯＶＳとＯＶＦとの発生時点が比較的ずれている。

従って、前記時間素は少なくとも波形Ｃの場合における
開始から停止までの時間幅を考慮して設定されることが
好ましい。

次に、動作について、第２図のタイムチャートにおける
各期間毎に説明する。

なお、同図において、時間素とは（ｔ２〜１４）時間幅
、あるいは（亡、〜ｔ６）時間幅をいう。

（１）ｔｌ〜ｔ２期間 この期間では、スイッチＳＷは開閉動作を繰り返してお
り、変換出力が上昇中である。そして、変換出力がある
レベルに達すると、比較回路４は８力Ｃをハイレベルか
らロウレベルに変化する。

しかし、この時点では時間素信号Ｂ１がハイレベル、す
なわち時間青白にあるためＤ−ＦＦ５のＱ１出力ｄはハ
イレベルに維持され、更にＤ−ＦＦ６のＱ２１ｆｆ力ｆ
もハイレベルに維持される。従って、ＮＡＮＤ回路７は
上記発振回路８からマルチバイブレータ９を経て導かれ
るパルス列ｅを反転させて通過させ、この反転パルス列
は次段インバータ１０で元の極性に反転された後、ゲー
ト駆動回路１１に導かれる。この結果、スイッチＳＷが
パルス列ｇによりスイッチングされて共振タンクを駆動
させ、これにより変換回路が稼動されて負荷２へ出力電
流を供給する。

（２）ｔ２〜ｔ３期間 比較回路４の出力Ｃのロウレベルへの変化後、時間素信
号Ｂ□の立ち下がりタイミング（ｔ２時点）に達すると
、Ｄ−ＦＦ５のＱ□小出力、波形ｄに示すようにハイレ
ベルからロウレベルに変化する。このＤ−ＦＦ５のＱｌ
　ｔｈ力変化により、この直後のパルスＥ□が入力され
るとＤ−Ｆ　Ｆ　６のＱ２出力は、波形ｆに示すように
ロウレベルに変化する。このためマルチバイブレータ９
からのパルス列ｅはＮＡＮＤ回路７て遮断され、パルス
列ｅのスイッチＳＷへの供給か、波形ｇに示すように停
止される。従って、変換回路が稼動を停止されるため、
負荷２への出力電流の供給が停止される。

（３）ｔ３〜ｔ４期間 上記（２）の停止期間により変換出力か減少し、比較回
路４の出力Ｃか再びハイレベルに復帰すると（ｔ３時点
）　、Ｄ−ＦＦ５のＤ１端子がハイレベルに変化するが
、次周期の時間素信号Ｂ２の立ち下がりタイミングまで
は上記（２）と同し状態に持続され、パルス列ｅのスイ
ッチＳＷへの供給が、波形ｇに示すように停止される。

従って、変換回路は稼動を停止状態に維持されるため、
負荷２への出力電流の供給が停止されたままとなる。

なお、この（３）の場合には出力電流は時間素信号１個
の期間内に所定レベルまで低下しているが、出力電流が
時間素信号すのＮ個分に亘って減少しない場合などには
、Ｎの値をいくらでも大きくとり得るので、出力の制御
可能範囲がより広範囲となる。

（４）ｔ４〜ｔ５期間 時間素信号Ｂ２の立ち下がりタイミング（ｔ４時点）で
、Ｄ−ＦＦ５のＱお出力ｄがノ＼イレベルに変化すると
、この直後に入力されるパルスＥ２によりＤ−ＦＦ６の
Ｑ２出力ｆかノ＼イレベルに変化して、前記０）と同様
スイッチＳＷがパルス列ｇによりスイッチングされて変
換回路の稼動を開始させ、負荷２へ出力電流を供給する
。

（５）ｔ５〜ｔ６期間 この後、変換出力が上昇しであるレベルに達すると、比
較回路４は出力Ｃをハイレベルからロウレベルに変化す
る（ｔｓ時点）。しかし、この時点ては時間素信号Ｂ３
かロウレベル、すなわち時間青白にあるためＤ−ＤＤ５
のＱ１出力ｄはノ＼イレベルに維持され、更にＤ−ＦＦ
６のＱ２出力ｆもハイレベルに維持される。従って、Ｎ
ＡＮＤ回路７はマルチバイブレータ９からのパルス列ｅ
を通過させるため、引き続きスイッチＳＷかパルス列ｇ
によりスイッチングされて共振タンクを駆動させる。

（６）ｔ６時点〜 比較回路４の出力Ｃのロウレベルへの変化（ｔｓ時点）
後、時間素信号Ｂ３の立ち下がりタイミング（ｔｓ時点
）に達すると、Ｄ−ＦＦ５のＱ１出力が、波形ｄに示す
ようにハイレベルからロウレベルに変化する。このＤ−
ＦＦ５のＱ１出力変化により、この直後のパルスＥ３が
入力されるとＤ−Ｆ　Ｆ　６のＱ２出力は、波形ｆに示
すようにロウレベルに変化する。このためマルチバイブ
レータ９からのパルス列ｅはＮＡＮＤ回路７で遮断され
、パルス列ｅのスイッチＳＷへの供給が、波形ｇに示す
ように停止される。従って、変換回路が稼動を停止され
るため、負荷２への出力電流の供給が停止される。

このように、比較回路４の出力制御信号Ｃによる開始信
号（ｔｓ時点）から停止信号（ｔｓ時点）までか時間素
より短い場合でも、スイッチの開閉動作は該時間素のタ
イミングでのみ間欠制御されることになる。

なお、比較回路４にヒステリシスを持たせてもよく、ま
た高レベル検出用と低レベル検出用とを別個に設けても
よい。

〔発明の効果〕

以上説明したように、本発明によれば、制御信号が時間
素より短い期間内に発生した場合でも、スイッチの開閉
動作が該時間素のタイミングでのみ間欠制御されるので
間欠制御が少なくとも最少時間幅だけ確保されることに
なり、特にスイッチの開閉動作の開始から停止までの期
間を最少時間幅である時間素だけ確保したので、前述し
た過電圧の重畳が防止出来、回路破損等がなくなって信
頼性が向上する。

また、スイッチの始動頻度も時間素の逆数以上に増加す
ることかないので、損失の増加、すなわち変換効率の低
下に歯止めを掛けることができる。

【図面の簡単な説明】

第１図は本発明に係る共振型ＤＣ−ＤＣコンノく一夕の
一例を示すブロック図、第２図は本発明の詳細な説明す
るタイムチャート、第３図はスイッチＳＷか停止から駆
動に切換えられた時点で発生するスイッチング損失を説
明する該スイッチＳＷに現れる電圧波形図、第４図はス
イッチＳＷの制御回数と総損失の関係を説明する図、第
５図はスイッーチＳＷか駆動開始、停止時点における過
電圧の発生を説明する該スイッチＳＷのゲート及び両端
の電圧波形図である。 １・・・商用電源、２・・・負荷、３・・・発振回路、
４・・・比較回路、５．６・・・Ｄ−フリップフロップ
、７・・・ＮＡＮＤ回路、８・・・発振回路、９・・・
マルチノくイブレータ、１０・・・インバータ、１１・
・・ゲート駆動回路、Ｄ３〜Ｄ６・・・整流回路を構成
するダイオード、Ｃ１・・・平滑用コンデンサ、Ｌｉ・
・・チョークコイル、Ｌ、Ｃ・・・共振タンクを構成す
るコイルとコンデンサ、ＳＷ・・・スイッチ、Ｔ・・・
トランス、Ｄ７．ＤＢ・・・ダイオード、ｃｏ・・・コ
ンデンサ、Ｒ８・・・出力電流検出抵抗。

Claims (1)

【特許請求の範囲】
1. １、スイッチを繰り返し開閉動作させることにより入力
   電源からの電力を変換回路に供給して変換出力を得るよ
   うにした共振型ＤＣ−ＤＣコンバータにおいて、上記変
   換出力レベルを検出する出力検出手段と、上記検出出力
   に応じて開始及び停止信号（以下、制御信号という）を
   発生する制御信号発生手段と、所定長を有する時間素信
   号を周期的に出力する時間素信号発生手段と、上記発生
   された制御信号を上記時間素信号に同期して出力させる
   タイミング手段と、該タイミング手段から出力される制
   御信号で上記スイッチの開閉動作を開始、停止させる制
   御手段とを備え、該制御手段から出力される制御信号に
   より上記変換出力を一定に維持するようにしたことを特
   徴とする共振型ＤＣ−ＤＣコンバータ。