JPH04137554A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH04137554A
JPH04137554A JP2257103A JP25710390A JPH04137554A JP H04137554 A JPH04137554 A JP H04137554A JP 2257103 A JP2257103 A JP 2257103A JP 25710390 A JP25710390 A JP 25710390A JP H04137554 A JPH04137554 A JP H04137554A
Authority
JP
Japan
Prior art keywords
chip
opening
integrated circuit
bare
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2257103A
Other languages
English (en)
Inventor
Takashi Terai
寺井　孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2257103A priority Critical patent/JPH04137554A/ja
Publication of JPH04137554A publication Critical patent/JPH04137554A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は混成集積回路装置に関し、特にベアチップの近
くのチップ部品が搭載される基板表面にチップ部品を収
納すべき開口部を有した混成集積回路装置に係わる。
（従来の技術） 従来、絶縁性基板上に、チップ抵抗やチップコンデンサ
等のペアチップ、及びこのペアチップの近くにチップ部
品を実装した混成集積回路装置か知られている。以下に
、各装置の例について説明する。
■第２図（Ａ）、（Ｂ）は従来の混成集積回路装置の一
例を示し、同図（Ａ）は東面図、同図（Ｂ）は同図（Ａ
）のＸ−Ｘ線に沿う断面図である。図中の１は絶縁性基
板である。この基板〕上には導体２ａ、２ｂか形成され
、これらの導体上には、半田層３を用いてチップ部品４
か搭載されている。なお、図示しないか、前記基板１上
にはペアチップか搭載されている。しかしながら、こう
した構４成の装置の場合、図示するように、前記チップ
部品４の外周部に半田層３の流れを防止するためにレジ
ストや誘電体等のブロック５を設ける必要かある。
■第３図は、ウェッジ５によりベアチンプロと基板１上
の所定の導体２ａとをボンディングワイヤ７て接続する
場合の混成集積回路装置を示す。
この場合、ポンディングパッドから決められた距離にチ
ップ部品４を搭載したり、逆にボンディングする必要か
ある。しかしなから、チップ部品４をベアチップ５に近
づけて配置すると、半田ブリソンや半田スクリーン印刷
において、ボンディングパノドに半田クリームが付着し
て金属材料のくわれか生じる。また、ボンディングワイ
ヤ７の逆打ちは、ベアチップの端にボンディングワイヤ
７か接触する恐れかある。
■第４図は、複数のチップ部品４を夫々集合させたり、
複数のベアチップ５を夫々集合させた混成集積回路装置
を示す。しかしながら、こうした装置においては、部品
を接続するパターンか複雑になり、多層化することにな
る。
■第５図はガラスエポキシ等からなる絶縁性基板８にチ
ップ部品４を圧入した混成集積回路装置を示し、２ｄ、
２ｅは導体、９は半田層を示す。
しかしながら、この場合、絶縁性基板８か割れる可能性
かある。
（発明か解決しようとする課題） 本発明は上記事情に鑑みてなされたもので、チップ部品
か搭載される基板表面にチップ部品を収納すべき開口部
を設けることにより、部品間隔を広げることなくチップ
部品を基板に半田付けにより搭載できるとともに、高さ
のある部品でもベアチップの近くにウェッジボンディン
グでき、更に半田のくわれ等を回避できる混成集積回路
装置を提供することを目的とする。
［発明の構成コ （課題を解決するための手段と作用） 本発明は、絶縁性基板と、この絶縁性基板上に搭載され
たベアチップと、前記絶縁性基板上で前記ペアチップの
近くに半田層を用いて搭載されたチップ部品とを具備し
、前記チ・ノブ部品か搭載される基板表面に、チップ部
品を収納すべき開口部を設けることを特徴とする混成集
積回路装置である。
本発明によれば、チップ部品か搭載される基板表面にチ
ップ部品を収納すべき開口部を設けることにより、部品
間隔を広げることなくチ・ノブ部品を基板に半田付けに
より搭載できるとともに、高さのある部品でもペアチッ
プの近くにウニ・ソジボンディングてき、更に半田のく
われ等を回避できるという利点を有する。
（実施例） 以下、本発明の一実施例を第１図を参照して説明する。
図中の１１は絶縁性基板である。この基板１１上には、
導体１２ａ、　１２ｂか形成されている。前記導体１２
ａ上には、チップ抵抗やチップコンデンサ等のベアチッ
プ１３か搭載されている。
前記ベアチップ１３の近くの前記基板１１表面には、所
定の深さの開口部１４か形成されている。この開口部１
４の底部には中間導体１５か形成され、この中間導体１
５上に半田層１６を用いてチップ部品１７か搭載されて
いる。ここて、チップ部品１７の高さと開口部１４の深
さは略同ヒである。
上記混成集積回路装置は、絶縁性基板１１と、この基板
ｌｌ上に搭載されたペアチップ１３と、前記ベアチップ
１３の近くの前記基板１１表面に形成された開口部１４
に設けられたチップ部品１７とを具備した構成となって
いるため、チップ部品１７の高さを従来と比べて開口部
１４の深さ分下げることかでき、これにより第１図に示
す如くウェッジ１８によりペアチップ１３表面のパッド
（図示せず）と基板表面の導体１２ｂをボンディングワ
イヤ１９で電気的に接続する場合でも、ペアチップ１３
とチップ部品１７間の距離を小さくてき、高密度実装か
可能となる。
また、チップ部品１７は前記基板１１表面に形成された
開口部１４内で半田層１６により中間導体１５と接続さ
れているため、半田層１６かチップ部品１７の周辺に流
れることを回避でき、従来のようなブロックを設ける必
要かない。更に、金属材料のくわれや基板の割れの恐れ
もない。
［発明の効果コ 以上詳述した如く本発明によれば、チップ部品が搭載さ
れる基板表面にチップ部品を収納すべき開口部を設ける
ことにより、部品間隔を広げることなくチップ部品を基
板に半田付けにより搭載できるとともに、高さのある部
品でもペアチップの近くにウェッジボンディングでき、
更に半田のくわれ等を回避できる信頼性の高い混成集積
回路装置を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る混成集積回路装置の説
明図、第２図、第３図、第４図及び第５図は夫々従来の
混成集積回路装置の説明図である。 １１・・絶縁性基板、１２ａ　、　１２ｂ・・導体、１
３・・・ベアチップ、１４・・・開口部、１５・・中間
導体、１６・・・半田層、１７・・・チップ部品、１８
・・ウェッジ、１９・・ボンディングワイヤ。

Claims (1)

    【特許請求の範囲】
  1. 　絶縁性基板と、この絶縁性基板上に搭載されたベアチ
    ップと、前記絶縁性基板上で前記ベアチップの近くに半
    田層を用いて搭載されたチップ部品とを具備し、前記チ
    ップ部品か搭載される基板表面に、チップ部品を収納す
    べき開口部を設けることを特徴とする混成集積回路装置
    。
JP2257103A 1990-09-28 1990-09-28 混成集積回路装置 Pending JPH04137554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2257103A JPH04137554A (ja) 1990-09-28 1990-09-28 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2257103A JPH04137554A (ja) 1990-09-28 1990-09-28 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH04137554A true JPH04137554A (ja) 1992-05-12

Family

ID=17301776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2257103A Pending JPH04137554A (ja) 1990-09-28 1990-09-28 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH04137554A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123551U (ja) * 1991-04-23 1992-11-09 アンリツ株式会社 超高周波用ハイブリツドｉｃ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123551U (ja) * 1991-04-23 1992-11-09 アンリツ株式会社 超高周波用ハイブリツドｉｃ

Similar Documents

Publication Publication Date Title
US3991347A (en) Plated-through hole soldering to filter body
US5521435A (en) Semiconductor device and a fabrication process thereof
US5177863A (en) Method of forming integrated leadouts for a chip carrier
JPH0677618A (ja) 電子パッケージおよびその作成方法
US4839713A (en) Package structure for semiconductor device
JPS60134442A (ja) 半導体デバイス
JPH05343878A (ja) 高密度回路モジュールの製造方法
JPS61251047A (ja) 半導体デバイスパッケージ及びその製造方法
JPH04139783A (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
US6560121B1 (en) Method for surface mounting of a microwave package on a printed circuit and package and printed circuit for implementing said method
JP2886613B2 (ja) 表面実装用多層プリント配線板
JP2000012992A (ja) 回路基板
JP3254406B2 (ja) 電子部品搭載用基板
JP2937151B2 (ja) 表面実装部品用グランドケース及び半導体装置
JPH03262186A (ja) 印刷配線基板
JP2953893B2 (ja) プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板
JP2858252B2 (ja) 表面実装用電子部品の電極構造
JP2000278041A (ja) 電圧制御発振器
JPH10335873A (ja) 高周波回路部品
JPH0427131A (ja) 電子部品搭載用基板
JP2791301B2 (ja) マイクロ波集積回路及びマイクロ波回路装置
JPS59193054A (ja) 半導体装置
JPH03200398A (ja) 回路基板装置のシールド構造
JPS594061A (ja) 半導体装置
JPH01143247A (ja) 半導体用パッケージ