JPH04137762A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH04137762A JPH04137762A JP2260900A JP26090090A JPH04137762A JP H04137762 A JPH04137762 A JP H04137762A JP 2260900 A JP2260900 A JP 2260900A JP 26090090 A JP26090090 A JP 26090090A JP H04137762 A JPH04137762 A JP H04137762A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- access
- amplification
- potential
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
情報処理機器の進展にともなって、その入力装置として
イメージセンサのニーズが高まっていａ本発明は原稿情
報を高解像且つ高速で読み取ることを可能にしたイメー
ジセンサに関するものであ従来の技術 イメージセンサはＳｉ結晶上に形成された光電変換素子
のアレイと走査回路からなり、空間的な光量の分布を時
系列の電気信号に変換するデバイスであり、集積回路技
術によって作られも 方式的にはＣＣＤイメージセンサ
、ＭＯＳイメージセンサが開発 実用化されていも ＣＣＤイメージセンサは光電変換素子としてのフォトダ
イオード、転送ゲート、転送ＣＣＤレジス久 出力アン
プ等からなり、フォトダイオードで蓄積された光信号電
荷が転送ゲートによってＣＣＤレジスタに移された紘
クロックパルスによって出力アンプに転送され 出力ア
ンプによって信号電荷を電圧に変換 増幅した抵 画像
信号を得ていも ＭＯＳイメージセンサは少なくとも光電変換素子として
のフォトダイオード、アクセス用Ｆ Ｅ Ｔ。
イメージセンサのニーズが高まっていａ本発明は原稿情
報を高解像且つ高速で読み取ることを可能にしたイメー
ジセンサに関するものであ従来の技術 イメージセンサはＳｉ結晶上に形成された光電変換素子
のアレイと走査回路からなり、空間的な光量の分布を時
系列の電気信号に変換するデバイスであり、集積回路技
術によって作られも 方式的にはＣＣＤイメージセンサ
、ＭＯＳイメージセンサが開発 実用化されていも ＣＣＤイメージセンサは光電変換素子としてのフォトダ
イオード、転送ゲート、転送ＣＣＤレジス久 出力アン
プ等からなり、フォトダイオードで蓄積された光信号電
荷が転送ゲートによってＣＣＤレジスタに移された紘
クロックパルスによって出力アンプに転送され 出力ア
ンプによって信号電荷を電圧に変換 増幅した抵 画像
信号を得ていも ＭＯＳイメージセンサは少なくとも光電変換素子として
のフォトダイオード、アクセス用Ｆ Ｅ Ｔ。
走査用シフトレジスタからなり、蓄積信号電荷をアクセ
ス用ＦＥＴを介して順次出力ラインに導き、画像信号を
得るものである。昨今、感度またはＳ／Ｎ向上のためへ
第２図に示すようにフォトダイオード１（ｌａ、 ｌ
ｂ〜ｌｄ）、増幅用ＦＥＴ４ （４ａ、４ｂ〜４ｄ）、
アクセス用ＦＥＴ５ （５ａ、 ５ｂ〜５ｄ）、 リセ
ット用ＦＥＴ３ （３ａ、３ｂ〜３ｄ）および走査用
シフトレジスタ９からなる増幅型ＭＯＳイメージセンサ
が開発されていも 光電流による放電後のフォトダイオ
ードの残留電圧を増幅用ＦＥＴ２のゲートに受（す、順
次アクセス用ＦＥＴ５、 リセット用ＦＥＴ導通させる
ことによって時系列の画像信号を得ていも こへ増幅型
ＭＯＳイメージセンサの画素の断面構造を第３図に示す
。フォトダイオード以外の占有面積が大きく素子間の結
線も複雑であム デジタル複写風 ファクシミリ等のイメージセンサを応
用する機器か収 読み取りの高解像度化の要求が強く、
そのために画素面積の縮小と高ＳＺＮ化が求められてい
も 発明が解決しようとする課題 増幅型ＭＯＳイメージセンサは高感皮 高Ｓ／Ｎであ
る力丈 各画素がフォトダイオードと３個のＦＥＴで構
成され 素子数が多いと同時に素子間の結線も多く、そ
のために画素構造が複雑で画素面積が大きくなム これ
は特に高解像度化の障害となると同時にチップ面積が大
きくなりチップコストが高くなム 本発明は上記課題を解決するイメージセンサを提供する
ことを目的とすム 課題を解決するための手段 各画素をフォトダイオ−Ｋ 増幅兼アクセス用の第１の
ＦＥＴ、リセット用の第２のＦＥＴで構成し 第１のＦ
ＥＴのＰウェル拡散層とフォトダイオードの拡散層を連
続させも 第２のＦＥＴはフォトダイオードとリセット
電源（電圧Ｖｒｓ）の間に接続し アクセスパルスは第
１のＦＥＴのゲート電極に印加す４ 第１のＦＥＴのソ
ースは画素間で共通に接続して画像信号出力ラインとす
ム 出力ラインは一定電位（Ｖｓｂ）として画像信号を
電流の形態で出力させム Ｐウェルから第１のＦＥＴへ
の漏れ電流を阻止して正常な動作をさせるためにＶｒ
ｓ＜Ｖｓ ｂでなければならな１．％作用 リセットパルスで第２のＦＥＴを導通させることによっ
てフォトダイオードのアノードおよび共通に接続された
Ｐウェルの電位をリセット電圧Ｖｒｓに設定すム その
後、光電流による放電のためにフォトダイオードのアノ
ード電位が上昇しその結果 第１のＦＥＴのスレショー
ルド電圧が基板バイアス効果によって減少すａ 第１の
ＦＥＴのゲートに加えられたアクセスパルスによってフ
ォトダイオードのアノード電像 つまりＰウェルの電位
に対応する信号電流が画像信号出力ラインに導かれも
本発明によればフォトダイオードと増幅用ＦＥＴの結線
が半導体の拡散層によって接続されるために画素が一体
化されコンパクトになると同時へ 増幅用ＦＥＴのゲー
ト電極にアクセスパルスが加えることが可能になり、別
途アクセスＦＥＴを設ける必要がな（〜 そのために画
素構造が簡単になり画素面積も削減できも その結果
高解像度化への対応も可能にな一 実施例 以下、本発明の一実施例を図面を参照しなから説明すも
第１図は本発明によるイメージセンサの等価回路を示
す。各画素はフォトダイオード１（ｌａ、 １ｂ〜１ｄ
）、増幅兼アクセス用ＦＥＴ２ （２ａ、 ２ｂ〜
２ｄ）、 リセットＦＥＴ３ （３ａ、 ３ｂ〜３ｄ
）で構成されている。フォトダイオードのアノード拡散
層はＦＥＴ２のＰウェル拡散ｊｉ ＦＥＴ３のソース
拡散層に繋がっている。
ス用ＦＥＴを介して順次出力ラインに導き、画像信号を
得るものである。昨今、感度またはＳ／Ｎ向上のためへ
第２図に示すようにフォトダイオード１（ｌａ、 ｌ
ｂ〜ｌｄ）、増幅用ＦＥＴ４ （４ａ、４ｂ〜４ｄ）、
アクセス用ＦＥＴ５ （５ａ、 ５ｂ〜５ｄ）、 リセ
ット用ＦＥＴ３ （３ａ、３ｂ〜３ｄ）および走査用
シフトレジスタ９からなる増幅型ＭＯＳイメージセンサ
が開発されていも 光電流による放電後のフォトダイオ
ードの残留電圧を増幅用ＦＥＴ２のゲートに受（す、順
次アクセス用ＦＥＴ５、 リセット用ＦＥＴ導通させる
ことによって時系列の画像信号を得ていも こへ増幅型
ＭＯＳイメージセンサの画素の断面構造を第３図に示す
。フォトダイオード以外の占有面積が大きく素子間の結
線も複雑であム デジタル複写風 ファクシミリ等のイメージセンサを応
用する機器か収 読み取りの高解像度化の要求が強く、
そのために画素面積の縮小と高ＳＺＮ化が求められてい
も 発明が解決しようとする課題 増幅型ＭＯＳイメージセンサは高感皮 高Ｓ／Ｎであ
る力丈 各画素がフォトダイオードと３個のＦＥＴで構
成され 素子数が多いと同時に素子間の結線も多く、そ
のために画素構造が複雑で画素面積が大きくなム これ
は特に高解像度化の障害となると同時にチップ面積が大
きくなりチップコストが高くなム 本発明は上記課題を解決するイメージセンサを提供する
ことを目的とすム 課題を解決するための手段 各画素をフォトダイオ−Ｋ 増幅兼アクセス用の第１の
ＦＥＴ、リセット用の第２のＦＥＴで構成し 第１のＦ
ＥＴのＰウェル拡散層とフォトダイオードの拡散層を連
続させも 第２のＦＥＴはフォトダイオードとリセット
電源（電圧Ｖｒｓ）の間に接続し アクセスパルスは第
１のＦＥＴのゲート電極に印加す４ 第１のＦＥＴのソ
ースは画素間で共通に接続して画像信号出力ラインとす
ム 出力ラインは一定電位（Ｖｓｂ）として画像信号を
電流の形態で出力させム Ｐウェルから第１のＦＥＴへ
の漏れ電流を阻止して正常な動作をさせるためにＶｒ
ｓ＜Ｖｓ ｂでなければならな１．％作用 リセットパルスで第２のＦＥＴを導通させることによっ
てフォトダイオードのアノードおよび共通に接続された
Ｐウェルの電位をリセット電圧Ｖｒｓに設定すム その
後、光電流による放電のためにフォトダイオードのアノ
ード電位が上昇しその結果 第１のＦＥＴのスレショー
ルド電圧が基板バイアス効果によって減少すａ 第１の
ＦＥＴのゲートに加えられたアクセスパルスによってフ
ォトダイオードのアノード電像 つまりＰウェルの電位
に対応する信号電流が画像信号出力ラインに導かれも
本発明によればフォトダイオードと増幅用ＦＥＴの結線
が半導体の拡散層によって接続されるために画素が一体
化されコンパクトになると同時へ 増幅用ＦＥＴのゲー
ト電極にアクセスパルスが加えることが可能になり、別
途アクセスＦＥＴを設ける必要がな（〜 そのために画
素構造が簡単になり画素面積も削減できも その結果
高解像度化への対応も可能にな一 実施例 以下、本発明の一実施例を図面を参照しなから説明すも
第１図は本発明によるイメージセンサの等価回路を示
す。各画素はフォトダイオード１（ｌａ、 １ｂ〜１ｄ
）、増幅兼アクセス用ＦＥＴ２ （２ａ、 ２ｂ〜
２ｄ）、 リセットＦＥＴ３ （３ａ、 ３ｂ〜３ｄ
）で構成されている。フォトダイオードのアノード拡散
層はＦＥＴ２のＰウェル拡散ｊｉ ＦＥＴ３のソース
拡散層に繋がっている。
ま、”ＱＦＥＴ２のソースは共通に接続して画像信号出
力ライン７とＬＡ ＦＥＴ３のソースは共通に接続して
リセット電圧供給ライン８としてい４９は走査用シフト
レジスタであり、スタートパルスＳ Ｔ、 クロック
パルスＣＫによって動作する。
力ライン７とＬＡ ＦＥＴ３のソースは共通に接続して
リセット電圧供給ライン８としてい４９は走査用シフト
レジスタであり、スタートパルスＳ Ｔ、 クロック
パルスＣＫによって動作する。
６ａ、 ６ｂ〜６ｅはシフトレジスタ９の並列出力端子
であり、順次 各画素のＦＥＴ２、ＦＥＴ３のゲート端
子に接続していも 次に 本発明のイメージセンサの動作を説明すも 第４
図は本発明のイメージセンサの動作タイミングチャート
であり、スタート信号ＳＴ、クロツク信号ＣＫと共にシ
フトレジスタの並列出力端子６ａ、 ６ｂ〜６ｅに現わ
れる走査信号Ｙ１、Ｙ２〜Ｙ５および端子７に現われる
画像出力信号電流を示してい４ 本発明によるイメージ
センサはリセット時において、フォトダイオードを一定
電圧（Ｖｄｄ−Ｖｒｓ）に充電することによって一定電
荷を蓄えた徽 光電流による充電電荷の放電によって生
ずるフォトダイオードの端子電圧の変化を増幅兼アクセ
ス用ＦＥＴのＰウェル電位として受けて増幅画像出力電
流を端子７に得るものであ＆ ＦＥＴ２は基本的にソ
ース ドレイン、ゲート、Ｐウェルからなる４端子素子
と見なすことかで東 ソース電流はゲート電位によって
変調されると同時に Ｐウェル電位によってもＦＥＴの
スレショールド電位が変調されて、その結果ソース電流
が変化す４ Ｐウェル電位を入力とするソース電流の関
係を第５図に示す。大振幅領域では２次カーブであるが
小振幅領域ではリニアな関係にあると見なすことができ
も 第６図は本発明によるイメージセンサの画素構造を
示す。アクセス信号がＦＥＴ２のゲートに印加すること
が可能となり、別途アクセス用ＦＥＴを必要としないこ
と、およびフォトダイオードとウェル拡散層 リセッ）
ＦＥＴのソースは半導体拡散層で運がっているために相
互結線が不用となること等が本発明の特徴であり、その
結果 画素がコンパクトに形成することが可能になム
本実施例では基板をＮ型半導体とし 増幅兼アクセス用
ＦＥＴ２をＮチャンネル監 リセットＦＥＴをＰチャン
ネル型とした場合について示したパ 基板をＰ型半導体
として、ＦＥＴ２をＰチャンネル瓢 ＦＥＴ３をＮチャ
ンネル型としても本実施例と同様の効果を得ることがで
きも 発明の効果 本発明により、画素構造が簡単になり画素面積も削減で
きも その結果 安価で高解像度化への対応も可能にな
り、産業上の効果は太きｔ〜
であり、順次 各画素のＦＥＴ２、ＦＥＴ３のゲート端
子に接続していも 次に 本発明のイメージセンサの動作を説明すも 第４
図は本発明のイメージセンサの動作タイミングチャート
であり、スタート信号ＳＴ、クロツク信号ＣＫと共にシ
フトレジスタの並列出力端子６ａ、 ６ｂ〜６ｅに現わ
れる走査信号Ｙ１、Ｙ２〜Ｙ５および端子７に現われる
画像出力信号電流を示してい４ 本発明によるイメージ
センサはリセット時において、フォトダイオードを一定
電圧（Ｖｄｄ−Ｖｒｓ）に充電することによって一定電
荷を蓄えた徽 光電流による充電電荷の放電によって生
ずるフォトダイオードの端子電圧の変化を増幅兼アクセ
ス用ＦＥＴのＰウェル電位として受けて増幅画像出力電
流を端子７に得るものであ＆ ＦＥＴ２は基本的にソ
ース ドレイン、ゲート、Ｐウェルからなる４端子素子
と見なすことかで東 ソース電流はゲート電位によって
変調されると同時に Ｐウェル電位によってもＦＥＴの
スレショールド電位が変調されて、その結果ソース電流
が変化す４ Ｐウェル電位を入力とするソース電流の関
係を第５図に示す。大振幅領域では２次カーブであるが
小振幅領域ではリニアな関係にあると見なすことができ
も 第６図は本発明によるイメージセンサの画素構造を
示す。アクセス信号がＦＥＴ２のゲートに印加すること
が可能となり、別途アクセス用ＦＥＴを必要としないこ
と、およびフォトダイオードとウェル拡散層 リセッ）
ＦＥＴのソースは半導体拡散層で運がっているために相
互結線が不用となること等が本発明の特徴であり、その
結果 画素がコンパクトに形成することが可能になム
本実施例では基板をＮ型半導体とし 増幅兼アクセス用
ＦＥＴ２をＮチャンネル監 リセットＦＥＴをＰチャン
ネル型とした場合について示したパ 基板をＰ型半導体
として、ＦＥＴ２をＰチャンネル瓢 ＦＥＴ３をＮチャ
ンネル型としても本実施例と同様の効果を得ることがで
きも 発明の効果 本発明により、画素構造が簡単になり画素面積も削減で
きも その結果 安価で高解像度化への対応も可能にな
り、産業上の効果は太きｔ〜
第１図は本発明によるイメージセンサの等価回路医 第
２図は従来例による増幅型ＭＯ′Ｓイメージセンサの等
価回路医 第３図は従来例による増幅型ＭＯＳイメージ
センサの画素の断面構造医第４図は本発明によるイメー
ジセンサの動作タイミングチャート、第５図はＰウェル
電位を入力とするソース電流の関係諷 第６図は本発明
によるイメージセンサの画素構造図であも １・・・フォトダイオード、 ２・・・増幅兼アクセス
用ＦＥＴ、 ３・・・リセット用ＦＥＴ、４・・・増幅
用ＦＥＴ、５・・・アクセス用ＦＥＴ、６・・・シフト
レジスタの出力ライン、 ７・・画像信号出力ライン、
８・ ・リセット電源用ライン、 ９・・・走査用シ
フトレジスタ。 代理人の氏名 弁理士 小鍜治 明 ほか２名 ζ７ 図 第 図
２図は従来例による増幅型ＭＯ′Ｓイメージセンサの等
価回路医 第３図は従来例による増幅型ＭＯＳイメージ
センサの画素の断面構造医第４図は本発明によるイメー
ジセンサの動作タイミングチャート、第５図はＰウェル
電位を入力とするソース電流の関係諷 第６図は本発明
によるイメージセンサの画素構造図であも １・・・フォトダイオード、 ２・・・増幅兼アクセス
用ＦＥＴ、 ３・・・リセット用ＦＥＴ、４・・・増幅
用ＦＥＴ、５・・・アクセス用ＦＥＴ、６・・・シフト
レジスタの出力ライン、 ７・・画像信号出力ライン、
８・ ・リセット電源用ライン、 ９・・・走査用シ
フトレジスタ。 代理人の氏名 弁理士 小鍜治 明 ほか２名 ζ７ 図 第 図
Claims (2)
- （１）画素がフォトダイオード、増幅用ＦＥＴ、アクセ
ス用ＦＥＴ、リセット用ＦＥＴからなる増幅型ＭＯＳイ
メージセンサにおいて、 フォトダイオードの拡散層を増幅用ＦＥＴのウェル拡散
層に連続的に形成させ、蓄積光信号電荷をウェル拡散層
の電位として検知することを特徴とするイメージセンサ
。 - （２）増幅用ＦＥＴのゲートにアクセスパルスを印加す
ることによりアクセスＦＥＴを除去したことを特徴とす
る請求項（１）のイメージセンサ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260900A JPH04137762A (ja) | 1990-09-28 | 1990-09-28 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260900A JPH04137762A (ja) | 1990-09-28 | 1990-09-28 | イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137762A true JPH04137762A (ja) | 1992-05-12 |
Family
ID=17354320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2260900A Pending JPH04137762A (ja) | 1990-09-28 | 1990-09-28 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137762A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563429A (en) * | 1994-06-14 | 1996-10-08 | Nikon Corp. | Solid state imaging device |
-
1990
- 1990-09-28 JP JP2260900A patent/JPH04137762A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563429A (en) * | 1994-06-14 | 1996-10-08 | Nikon Corp. | Solid state imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101014019B1 (ko) | 이미지 센서 및 디스플레이 | |
| US4117514A (en) | Solid state imaging device | |
| JPH08149376A (ja) | 固体撮像装置 | |
| JPH11261046A (ja) | 固体撮像装置 | |
| GB2249430A (en) | A solid state imaging device | |
| US6642561B2 (en) | Solid imaging device and method for manufacturing the same | |
| KR940006394A (ko) | 고체촬상장치 | |
| US5235197A (en) | High photosensitivity and high speed wide dynamic range ccd image sensor | |
| JP2500428B2 (ja) | イメ―ジセンサおよびその駆動方法 | |
| TWI413241B (zh) | Solid-state imaging device | |
| CN108063905A (zh) | 像素感应电路及其驱动方法、图像传感器、电子设备 | |
| CN1148454A (zh) | 具有有源像素的cmos成像阵列 | |
| JPS5858716B2 (ja) | 自己走査型光感知回路 | |
| JP2025061777A (ja) | 固体撮像素子および撮像装置 | |
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| US7872674B2 (en) | Solid-state imaging device and method of operating solid-state imaging device | |
| JPH04137762A (ja) | イメージセンサ | |
| US20070216790A1 (en) | Matching free dynamic digital pixel sensor | |
| US6545776B1 (en) | Image sensor IC, facsimile apparatus and image scanner apparatus using the image sensor ICS | |
| JPH06311441A (ja) | 固体撮像装置 | |
| JP3527911B2 (ja) | 光センサモニタ回路 | |
| EP1712886B1 (en) | Photodetector device | |
| EP3445039A1 (en) | Detection circuit for photo sensor with stacked substrates | |
| JPS61255062A (ja) | 光センサアレイ | |
| JPH0477171A (ja) | リニアイメージセンサ |