JPH04137941A - Ａｔｍトラヒック集線方式 - Google Patents
Ａｔｍトラヒック集線方式Info
- Publication number
- JPH04137941A JPH04137941A JP2261328A JP26132890A JPH04137941A JP H04137941 A JPH04137941 A JP H04137941A JP 2261328 A JP2261328 A JP 2261328A JP 26132890 A JP26132890 A JP 26132890A JP H04137941 A JPH04137941 A JP H04137941A
- Authority
- JP
- Japan
- Prior art keywords
- input
- line
- atm
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 210000004027 cell Anatomy 0.000 description 31
- 238000010586 diagram Methods 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000005260 human cell Anatomy 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＡＴＭトラヒック集線方式に関し、特にＡＴＭ
（非同期転送モード）セルを運ぶ低トラヒツク能率の
回線を多数収容して高能率回線へ集線する集線方式に関
する。
（非同期転送モード）セルを運ぶ低トラヒツク能率の
回線を多数収容して高能率回線へ集線する集線方式に関
する。
従来、広帯域Ｉ ＳＤＮの究極解と言われ、固定長短パ
ケットのセル単位で統計多重・交換を行うＡＴＭ方式の
トラヒック集線を行うには、単位ＡＴＭスイッチを複数
段縦列接続して絞っていく方法と、低能率トラヒック回
線の物理転送速度を下げておいて、時分割多重を行った
後にＡＴＭセル化する方法とがある。
ケットのセル単位で統計多重・交換を行うＡＴＭ方式の
トラヒック集線を行うには、単位ＡＴＭスイッチを複数
段縦列接続して絞っていく方法と、低能率トラヒック回
線の物理転送速度を下げておいて、時分割多重を行った
後にＡＴＭセル化する方法とがある。
ＡＴＭ方式では物理転送速度が約１５０Ｍｂｉｔ ／
ｓという高速ラインを単位としているので、メイントラ
ヒックと考えられる音声トラヒックは、６４ｋｂｉｔ／
ｓなので、約１／２，０００の集線を効率的に行う必要
がある。又、広帯域トラヒックへの柔軟な対応からその
集線比率を可変にする必要がある。
ｓという高速ラインを単位としているので、メイントラ
ヒックと考えられる音声トラヒックは、６４ｋｂｉｔ／
ｓなので、約１／２，０００の集線を効率的に行う必要
がある。又、広帯域トラヒックへの柔軟な対応からその
集線比率を可変にする必要がある。
上述した従来の方法のうち、ＡＴＭスイッチを用いる方
法で１／２，０００から数分の一程度まで集線比を可変
にしようとすれば、結局、２．０ＯＯＸ２，０００のＡ
ＴＭスイッチにせざるを得す、集線による経済的効果は
得られない。
法で１／２，０００から数分の一程度まで集線比を可変
にしようとすれば、結局、２．０ＯＯＸ２，０００のＡ
ＴＭスイッチにせざるを得す、集線による経済的効果は
得られない。
又、低速時分割多重後のＡＴＭセル化方決方法、加入者
アクセス・ラインではＡＴＭの持つ帯域フリーというメ
リットが得られない。
アクセス・ラインではＡＴＭの持つ帯域フリーというメ
リットが得られない。
本発明のＡＴＭトラヒック集線方式は、ＡＴＭセルを運
ぶ入力回線ｎ本を１本の出力回線へ集線するＡＴＭトラ
ヒック集線方式において、前記各入力回線ごとのＡＴＭ
セルを一時格納する入力セルバッファと、前記出力回線
の１フレームｎ個に時分割されたタイム・スロットの番
号と前記各入力回線の番号との対応を記憶するフレーム
・メモリとを備え、前記フレーム・メモリのタイム・ス
ロット番号と入力回線番号との対応を呼ごと又は半固定
的に設定し、前記タイム・スロットごとに前記フレーム
・メモリを参照し前記入力セルバッファから対応する入
力回線のＡＴＭセルを読み出し前記出力回線に出力する
構成である。
ぶ入力回線ｎ本を１本の出力回線へ集線するＡＴＭトラ
ヒック集線方式において、前記各入力回線ごとのＡＴＭ
セルを一時格納する入力セルバッファと、前記出力回線
の１フレームｎ個に時分割されたタイム・スロットの番
号と前記各入力回線の番号との対応を記憶するフレーム
・メモリとを備え、前記フレーム・メモリのタイム・ス
ロット番号と入力回線番号との対応を呼ごと又は半固定
的に設定し、前記タイム・スロットごとに前記フレーム
・メモリを参照し前記入力セルバッファから対応する入
力回線のＡＴＭセルを読み出し前記出力回線に出力する
構成である。
また、上記構成において、空セル生成回路を備え、対応
する入力回線が割当てられなかったタイムスロットに対
して空セルを出力する構成とすることもできる。
する入力回線が割当てられなかったタイムスロットに対
して空セルを出力する構成とすることもできる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。各
入力回線００１〜００３は、約１５０Ｍｂ ｉ ｔ ／
ｓの伝送速度でＡＴＭセルを運び、入力セルバッファ
１１１〜１１３のそれぞれに収容されている。入力セル
バッファ１１１〜１１３のバッファ数は１セル分でも良
く、確保したタイム・スロットで運べるトラピック特性
と実際に入力されるトラヒック特性との差を埋めるため
にバッファ容量を増やしても良い０時分割多重回路２０
１は、入力セルバッファ１１１〜１１３のセルを時分割
多重し、各入力回線と同じ約１５０Ｍｂｉｔ／Ｓの伝送
速度で出力回線１０１に出力する。空セル生成回路２１
１は、出力すべきセルがないタイム・スロット時に空セ
ルを挿入する。フレーム・メモリ３０１は、１フレーム
、ｎ個のタイム・スロットを持つメモリで、時分割多重
回路２０１を制御する。
入力回線００１〜００３は、約１５０Ｍｂ ｉ ｔ ／
ｓの伝送速度でＡＴＭセルを運び、入力セルバッファ
１１１〜１１３のそれぞれに収容されている。入力セル
バッファ１１１〜１１３のバッファ数は１セル分でも良
く、確保したタイム・スロットで運べるトラピック特性
と実際に入力されるトラヒック特性との差を埋めるため
にバッファ容量を増やしても良い０時分割多重回路２０
１は、入力セルバッファ１１１〜１１３のセルを時分割
多重し、各入力回線と同じ約１５０Ｍｂｉｔ／Ｓの伝送
速度で出力回線１０１に出力する。空セル生成回路２１
１は、出力すべきセルがないタイム・スロット時に空セ
ルを挿入する。フレーム・メモリ３０１は、１フレーム
、ｎ個のタイム・スロットを持つメモリで、時分割多重
回路２０１を制御する。
各入力セルバッファ１１１〜１３中のセルは、規定のタ
イム・スロット時にのみ、出力回線１０１へ読出される
。各人力セルバッファ１１１〜１１３ごとのタイム・ス
ロットの割当ては、各入力回線００１〜００３のトラヒ
ック特性を考慮して呼ごとに、あるいは半固定的に行う
、呼ごとの場合は、各入力回線００１〜００３から信号
セルでドロップして信号処理を行う回路が必要となる。
イム・スロット時にのみ、出力回線１０１へ読出される
。各人力セルバッファ１１１〜１１３ごとのタイム・ス
ロットの割当ては、各入力回線００１〜００３のトラヒ
ック特性を考慮して呼ごとに、あるいは半固定的に行う
、呼ごとの場合は、各入力回線００１〜００３から信号
セルでドロップして信号処理を行う回路が必要となる。
半固定の場合は、オフラインで操作コンソールから書き
込む、１つの入力ボートに複数のタイム・スロットを割
当てても良い、更にその間隔も等間隔でも変動間隔でも
良い。
込む、１つの入力ボートに複数のタイム・スロットを割
当てても良い、更にその間隔も等間隔でも変動間隔でも
良い。
第２図は、第１図のフレームメモリ３０１の構成を示す
、０〜ｎのアドレスを持ち、タイム・スロット周期と同
期して常に巡回している。１タイム・スロット区間には
唯ひとつの入力セルバッファのみゲートを開く。
、０〜ｎのアドレスを持ち、タイム・スロット周期と同
期して常に巡回している。１タイム・スロット区間には
唯ひとつの入力セルバッファのみゲートを開く。
第３図は、各入力セルバッファ１１１〜１１３中のセル
が時分割多重される概念を示す。入力回線００１にはタ
イム・スロット１が、入力回線００２にはタイム・スロ
ット０と３とが割当てられている。出力回線１０１上に
多重されたセルが出力される。Ｕで示されたセルは空セ
ルである。
が時分割多重される概念を示す。入力回線００１にはタ
イム・スロット１が、入力回線００２にはタイム・スロ
ット０と３とが割当てられている。出力回線１０１上に
多重されたセルが出力される。Ｕで示されたセルは空セ
ルである。
〔発明の効果〕
以上説明したように本発明は、各入力回線にタイム・ス
ロットを割当てて、時分割多重することにより、集線比
率を柔軟に決められる経済的なＡＴＭトラピック集線装
置を作ることができる。
ロットを割当てて、時分割多重することにより、集線比
率を柔軟に決められる経済的なＡＴＭトラピック集線装
置を作ることができる。
又、ＡＴＭ交換機においては、自由な振舞いをする入力
トラヒック特性についてスイッチ・リソースふくそうを
防ぐ流入トラヒック規制制御が必要である。本発明によ
る集線装置をＡＴＭスイッチ分配段の前に設置すること
で、ＡＴＭスイッチ網へ入力されるトラヒックを規制す
ることもできる。
トラヒック特性についてスイッチ・リソースふくそうを
防ぐ流入トラヒック規制制御が必要である。本発明によ
る集線装置をＡＴＭスイッチ分配段の前に設置すること
で、ＡＴＭスイッチ網へ入力されるトラヒックを規制す
ることもできる。
第１図は本発明の一実施例を示すブロック図、第２図は
フレーム・メモリの構成を示す図、第３図は各入力セル
バッファが時分割多重される様子を示す概念図である。 ００１〜００３・・・入力回線、１０１・・・出力回線
、１１１〜１１３・・・入力セルバッファ、２０１・・
・時分割多重回路、２１１・・・空セル生成回路、３０
１・・・フレーム・メモリ。
フレーム・メモリの構成を示す図、第３図は各入力セル
バッファが時分割多重される様子を示す概念図である。 ００１〜００３・・・入力回線、１０１・・・出力回線
、１１１〜１１３・・・入力セルバッファ、２０１・・
・時分割多重回路、２１１・・・空セル生成回路、３０
１・・・フレーム・メモリ。
Claims (1)
- １、ＡＴＭセルを運ぶ入力回線ｎ本を１本の出力回線へ
集線するＡＴＭトラヒック集線方式において、前記各入
力回線ごとのＡＴＭセルを一時格納する入力セルバッフ
ァと、前記出力回線の１フレームｎ個に時分割されたタ
イム・スロットの番号と前記各入力回線の番号との対応
を記憶するフレーム・メモリとを備え、前記フレーム・
メモリのタイム・スロット番号と入力回線番号との対応
を呼ごと又は半固定的に設定し、前記タイム・スロット
ごとに前記フレーム・メモリを参照し前記入力セルバッ
ファから対応する入力回線のＡＴＭセルを読み出し前記
出力回線に出力することを特徴とするＡＴＭトラヒック
集線方式。２、請求項１記載のＡＴＭトラヒック集線方
式において、空セル生成回路を備え、対応する入力回線
が割当てられなかったタイム・スロットに対して空セル
を出力することを特徴とするＡＴＭトラヒック集線方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261328A JPH04137941A (ja) | 1990-09-28 | 1990-09-28 | Ａｔｍトラヒック集線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261328A JPH04137941A (ja) | 1990-09-28 | 1990-09-28 | Ａｔｍトラヒック集線方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137941A true JPH04137941A (ja) | 1992-05-12 |
Family
ID=17360289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261328A Pending JPH04137941A (ja) | 1990-09-28 | 1990-09-28 | Ａｔｍトラヒック集線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137941A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2421397A (en) * | 2004-12-14 | 2006-06-21 | Agilent Technologies Inc | Low cost multi-port analysis and monitoring |
| KR200482034Y1 (ko) * | 2016-03-18 | 2016-12-07 | 주식회사 니프코코리아 | 암 레스트의 유동방지구조 |
-
1990
- 1990-09-28 JP JP2261328A patent/JPH04137941A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2421397A (en) * | 2004-12-14 | 2006-06-21 | Agilent Technologies Inc | Low cost multi-port analysis and monitoring |
| GB2421397B (en) * | 2004-12-14 | 2009-03-18 | Agilent Technologies Inc | Apparatus and method for low cost, multi-port protocol analysis and monitoring |
| US7710891B2 (en) | 2004-12-14 | 2010-05-04 | Agilent Technologies, Inc. | Apparatus and method for low cost, multi-port protocol analysis and monitoring |
| KR200482034Y1 (ko) * | 2016-03-18 | 2016-12-07 | 주식회사 니프코코리아 | 암 레스트의 유동방지구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841771A (en) | Telecommunications switch apparatus and method for time switching | |
| EP0838110B1 (en) | Telecommunications apparatus and method | |
| US4926416A (en) | Method and facilities for hybrid packet switching | |
| AU613123B2 (en) | A packet switching network | |
| US5555243A (en) | Self routing exchange and exchange system | |
| JP2686872B2 (ja) | ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法 | |
| US5719865A (en) | Traffic shaping method and apparatus for ATM switching unit | |
| US5572523A (en) | Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes | |
| CA2111432C (en) | Asynchronous transfer mode (atm) switch fabric | |
| JP4652494B2 (ja) | 分散構成のａｔｍスイッチでのフロー制御方法 | |
| CA2228263C (en) | Improved communication switch | |
| JPH10500545A (ja) | 通信システム | |
| KR960706730A (ko) | 협소대역 통신용 ATM 망(ATM networks for narrowband communications) | |
| US5732085A (en) | Fixed length packet switching apparatus using multiplexers and demultiplexers | |
| US6804229B2 (en) | Multiple node network architecture | |
| CA2020814C (en) | Packet concentrator and packet switching system | |
| GB2290433A (en) | ATM communications system | |
| US6788703B2 (en) | DS0 on ATM, mapping and handling | |
| EP0537743B1 (en) | Switching method for a common memory based switching field and the switching field | |
| US6885661B1 (en) | Private branch exchange built using an ATM Network | |
| US6778538B2 (en) | Virtual junctors | |
| US6914901B1 (en) | System and method for communicating using multiple memory banks | |
| JPH04151933A (ja) | 通信網制御方式 | |
| CA2261845A1 (en) | Message based packet switch based on a common, generic bus medium for transport | |
| Eng et al. | Advances in shared-memory designs for gigabit ATM switching |