JPH0413901Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は魚網監視装置や魚網に取り付けられた
センサーから超音波で伝送されてくる網深度や魚
群情報などのデータ信号を自船に送信するとき、
データ信号の送信の直前に、自船の受信器と同期
をとるために自船に向けて送信される割当てられ
た周波数の同期パルスを検出する検出器の改良に
関する。

（従来の技術） 第４図は従来の超音波テレメータ用同期パルス
検出器の基本構成を示す図、第５図は各部波形
図、第６図は検出回路の周波数特性図である。

前記図面をもつて説明すれば、電気信号に変換
された同期パルスは第５図の入力の波形をもつて
いる。この同期パルスは入力トランス２０のイン
ダクタンスとコンデンサ１９からなる共振回路で
検出される。共振回路は第６図で示すような周波
数特性を有しており、周波数選択性を良くするた
めに帯域を狭く設定してある。この共振回路を周
期信号の周波数で共振するようにトランス２０で
調整する。共振時に最大の出力がトランス２０の
２次側に得られる。ａ点の波形は第５図ａのよう
になつている。トランス２０の２次側もほぼ第５
図ａと同じであり、ダイオード２１とコンデンサ
２２で構成される検波回路によりｂ点では第５図
ａの低周波成分だけが残り第５図ｂのような波形
となる。この波形がレベルコンパレータで設定さ
れた電圧レベル（電源電圧を抵抗器２５および同
２６で分割した基準レベル）と比較され、レベル
を越えた間だけ一定値高さのパルスが得られると
いうものであつた。

（考案が解決しようとする問題点） しかしながら、上記のようにバンド幅の狭い共
振回路によるアナログ方式の検出器においては、
共振回路を構成するトランス２０のインダクタン
スやコンデンサ１９の温度変化によつて共振周波
数が変移したり、使用時に機械的信号によつてト
ランス２０のコイルが機械的に変位して共振周波
数が変つたりするばかりではなく、バンド幅が狭
いために共振点を合わせるのに手間を要した。

本考案の目的は上記従来技術の問題点を除去す
るために温度依存性のあるコンデンサやインダク
タンス素子を使用せず、デジタル的に自動的に必
要な同期パルスを検出できる超音波テレメータ用
同期パルス検出器を提供しようとするものであ
る。

（問題点を解決するための手段） 本考案は上記目的を達成するために次の手段構
成を有する。即ち、本考案の超音波テレメータ用
同期パルス検出器は、受波された、周波数の異な
る複数の超音波信号のうちから自装置に割り当て
られた周波数の超音波同期パルスから同期パルス
を検出する同期パルス検出器であつて、受信信号
の周波数をてい倍する周波数てい倍回路と；受信
信号の周波数の計測時間を決めるためのパルス列
を発生するタイマーと；該タイマーからのパルス
が印加されている間、前記周波数てい倍回路から
の出力信号を通過させるゲート回路と；該ゲート
回路を通過した信号の周波数を計数するカウンタ
ーと；前記計測時間を決めるパルスで決められた
時間で前記カウンターのカウント数が所定の範囲
のカウント数であるときにのみ信号を出力する出
力回路と；を具備したことを特徴とする超音波テ
レメータ用同期パルス検出器である。

（作用） 以下、上記手段構成を有する本考案の超音波テ
レメータ用同期パルス検出器の作用について述べ
る。

電気信号に変換された同期信号は、周波数をて
い倍する周波数てい倍回路により周波数を所定倍
数例えば10倍程度にてい倍し、ゲート回路に入力
する。タイマーではタイマーパルスの幅が前記の
てい倍された信号の周期の所定倍数例えば1000倍
程度のパルス幅のタイマーパルスを繰り返し発生
させる。このタイマーパルスを前記のゲート回路
の入力の１つとすると、前記タイマーパルスのパ
ルス幅に相当する時間だけ前記ゲート回路は開
き、カウンターはカウントを開始する。

出力回路はタイマーのパルスの立下りの時点で
カウンターのカウント数が同期信号の周波数に相
当する数の許容範囲内であれば出力パルスを出
す。

即ち同期パルスが検出される。カウントの許容
範囲は出力回路で任意に決められる。この許容範
囲は前記従来装置のバンド幅に相当する。

（実施例） 以下、本考案の実施例を図面に基づいて説明す
る。第１図は本考案の実施例の構成図、第２図は
本実施例の各部の信号のタイムチヤートを示す
図、第３図は出力回路の各部波形の詳細図であ
る。

第１図の回路各部を示すａ，ｂ，ｃ，…は第２
図、第３図の各部の信号、波形の信号と一致させ
てある。第１図ａ点の入力信号の周波数_iを50K
Hz、周波数検出幅を50KHz±0.1KHz、１／Ａ分周
回路のＡを10、１／ｍ分周回路のｍを５、バイナ
リカウンターの出力端子の桁数ｎを14として動作
説明をする。入力信号がPLL回路１と１／Ａ分
周回路２で構成された周波数てい倍回路に入ると
入力信号の周波数_iが10倍にてい倍されて出力さ
れ、ゲート回路３に入る。

周波数の検出幅は2/1000であること、入力周波
数の周期が1/500ＫHz＝2μ_secであることを考慮し
て、タイマー１２でパルス幅が2μ_secの1000倍の
2m_secのパルス（タイマーパルスという）を繰り
返し発生させる。前記ゲート回路３の他の入力端
にこのタイマーパルスが加わると、このタイマー
パルスの幅の時間だけ、ゲート回路３が開き前記
高周波（500KHz）入力がバイナリカウンター４
の入力に入る。

タイマーパルス１発で2m_sec／2μ_sec＝1000パル
スであるから1000Hz分の高周波入力がカウントさ
れることになる。タイマーパルスが５発でカウン
トするカウント数は５×1000で5000である。

周波数検出幅は±２／1000であるから、これに
相当するカウント数の幅は±２／100×5000であ
るから±10である。

まず本回路に通電すると、パワーオンリセツト
回路１７が働きパワーオン時から時定数で決まる
時間後に一定幅のパルスを発生し、モノステーブ
ルマルチバイブレータ１６がt₄の幅のＨレベルの
パルスを発生して、タイマー１２、１／ｍ分周回
路１３、バイナリカウンター４、RSフリツプフ
ロツプ８をリセツトする。

前記したように50KHzび入力信号が周波数てい
倍回路に入り10てい倍されて500KHzとなりゲー
ト回路３に入る。

タイマー１２の出力であるタイマーパルスは前
記したように2m_secごとにその出力が高レベル
（以下Ｈという）と低レベル（以下Ｌという）を
繰り返しており、バイナリカウンター４の14桁め
の出力端子２¹⁴端子（バイナリカウンターの14桁
めの出力端子を２¹⁴端子という）出力はリセツト
された直後でＬレベルである。

ゲート回路３はタイマー１２の出力がＨの間
500KHzの信号を通し、バイナリカウンター４を
カウントアツプする。この動作が５回繰り返され
た瞬間に１／ｍ分周回路１３がＨとなり、モノス
テーブルマルチバイブレータ１４がＨレベルのパ
ルスを１発発生する。バイナリカウンター４のカ
ウント数が4990のときに、AND回路６の入力が
全てＨとなるように、バイナリカウンター４の出
力の中２¹，２³，２⁴，２⁵，２⁶，２⁷，２⁹，２¹⁰，
２¹³端子は直接、２¹，２⁸，２¹¹，２¹²端子はイ
ンバーター回路群５を介してAND回路６の入力
端子に接続してあるので、AND回路６は4990の
ときＨ出力となる。バイナリカウンター４の数が
5010カウント数のときにAND回路７の入力が全
てＨとなるように²，２⁵，２⁸，２⁹，２¹⁰，２¹³
端子は直接、２¹，２³，⁴，２⁶，２⁷，２¹¹，２¹²端
子はインバーターを介してAND回路７の入力端
子に接続してあるのでAND回路７は5010カウン
トのときＨ出力となる。RSフリツプフロツプ８
にはAND回路６の出力がセツト端子側に、AND
回路７の出力はリセツト端子側に接続されてい
る。

よつて4990のカウントでRSフリツプフロツプ
８のＱ端子出力がＨとなり、5010カウントのとき
にはＬに戻る。第２図にｃで示すタイマーパルス
が５回繰り返された時入力のカウント数が4990〜
5020であれば、RSフリツプフロツプ８の出力端
子ＱはＨにホールドされ4990〜5010以外ではRS
フリツプフロツプ８の出力端子ＱはＬである。

タイマー１２のタイマーパルスが５回出力した
後ごとに第２図、第３図に示す波形ｆかモノステ
ーブルマルチバイブレータ１４で発生され、第３
図で示す波形ｊ，ｆが共にＨのときAND回路９
の出力はＨとなる。即ち、入力信号の周波数_iが
49.9KHz〜50.1KHzであることが検出され同期パ
ルスが検出されたことになる。

RSフリツプフロツプ８もパワーオン時と１動
作周期ごとにリセツトをくり返す。

尚バイナリカウンター４の２¹⁴端子の出力はイ
ンバーター１１で反転してゲート回路３に還して
いるが、これは入力周波数が高くてバイナリカウ
ンター４が１周期カウントし再度０からカウント
されて誤動作することを防止するためであり、バ
イナリカウンター４の最大カウントでカウント動
作を停止するため入力信号を入れなくするための
ものである。

（考案の効果） 以上説明したように本考案の超音波テレメータ
用同期パルス検出器においては、周波数検出をデ
ジタル的に行うので、検出精度である帯域を幅と
してではなく一発一発の数の範囲として設定し検
出できるので、コンデンサやインダクタンスの温
度変化による変動やトランスコイルの機械的振動
による変化の影響を受けることなく、無調整でし
かも高精度に検出できるという利点を有する。

【図面の簡単な説明】

第１図は本考案の実施例の構成図、第２図は本
実施例の各部の信号のタイムチヤートを示す図、
第３図は出力回路の各部波形の詳細図、第４図は
従来装置の構成図、第５図は従来装置の各部波形
図、第６図は従来装置の周波数特性図である。 １……フエーズロツクループ（PLL）回路、
２……１／Ａ分周回路、３……ゲート回路、４…
…バイナリカウンター、５……インバーター回路
群、６，７，９……AND回路、８……RSフリツ
プフロツプ、１０……OR回路、１１……インバ
ーター、１２……タイマー、１３……１／ｍ分周
回路、１４，１６……モノステーブルマルチバイ
ブレータ、１５……OR回路、１７……パワーオ
ンリセツト回路、１８……抵抗器、１９……コン
デンサ、２０……トランス、２１……ダイオー
ド、２２……コンデンサ、２３……抵抗器、２４
……レベルコンパレータ、２５，２６……抵抗
器。

Claims (1)

【実用新案登録請求の範囲】
1. 受波された、周波数の異なる複数の超音波信号
   のうちから自装置に割り当てられた周波数の超音
   波同期パルスから同期パルスを検出する同期パル
   ス検出器であつて、受信信号の周波数をてい倍す
   る周波数てい倍回路と；受信信号の周波数の計測
   時間を決めるためのパルス列を発生するタイマー
   と；該タイマーからのパルスが印加されている
   間、前記周波数てい倍回路からの出力信号を通過
   させるゲート回路と；該ゲート回路を通過した信
   号の周波数を計数するカウンターと；前記計測時
   間を決めるパルスで決められた時間で前記カウン
   ターのカウント数が所定の範囲のカウント数であ
   るときにのみ信号を出力する出力回路と；を具備
   したことを特徴とする超音波テレメータ用同期パ
   ルス検出器。