JPH04139733A - セラミックパッケージの製造方法 - Google Patents
セラミックパッケージの製造方法Info
- Publication number
- JPH04139733A JPH04139733A JP2262449A JP26244990A JPH04139733A JP H04139733 A JPH04139733 A JP H04139733A JP 2262449 A JP2262449 A JP 2262449A JP 26244990 A JP26244990 A JP 26244990A JP H04139733 A JPH04139733 A JP H04139733A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- pattern
- ceramic package
- film
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、導体回路を備えた半導体素子搭載用の高密
度実装用セラミックパッケージの導体パターンの形成方
法に係るセラミックパッケージの製造方法に関する。
度実装用セラミックパッケージの導体パターンの形成方
法に係るセラミックパッケージの製造方法に関する。
［従来の技術］
半導体装置用のセラミックパッケージの内部配線である
導体回路は、一般にＷ、Ｍｏ−Ｗ等からなる導体ペース
トを、セラミック基板にスクリーン印刷され、次いで、
各層を熱圧着して積層して積層品とした後、１５００〜
１６００℃で還元雰囲気で同時焼成して形成されるが、
配線回路パターンを微細化することは容易でなかった。
導体回路は、一般にＷ、Ｍｏ−Ｗ等からなる導体ペース
トを、セラミック基板にスクリーン印刷され、次いで、
各層を熱圧着して積層して積層品とした後、１５００〜
１６００℃で還元雰囲気で同時焼成して形成されるが、
配線回路パターンを微細化することは容易でなかった。
そのうえ、近年の半導体素子の高集積化の要求のため、
−例として、ビン・グリッド・アレイタイプのパッケー
ジのビン数は５００以上の要求があり、従来のスクリー
ン印刷法の量産レベルにおいては、内部配線の線幅１２
０μ−１間隔８０μ諷程度であった。そのため、セラミ
ックパッケージに半導体素子を実装するためのワイヤパ
ッド部を１段でだけでは形成することができず、多層構
造とせざるをえなかった。
−例として、ビン・グリッド・アレイタイプのパッケー
ジのビン数は５００以上の要求があり、従来のスクリー
ン印刷法の量産レベルにおいては、内部配線の線幅１２
０μ−１間隔８０μ諷程度であった。そのため、セラミ
ックパッケージに半導体素子を実装するためのワイヤパ
ッド部を１段でだけでは形成することができず、多層構
造とせざるをえなかった。
また、スクリーン印刷法で形成された配線の頂部の断面
形状は、凸、あるいは凹となり頂部に平らな部分の少な
い傾向がある。そのため、半導体素子を搭載して、ワイ
ヤボンディングするセラミックパッケージでは配線幅が
細いと、頂部の平らな部分がほとんどなくなり、ワイヤ
ボンディングする際、スベリの不具合いが生じていた。
形状は、凸、あるいは凹となり頂部に平らな部分の少な
い傾向がある。そのため、半導体素子を搭載して、ワイ
ヤボンディングするセラミックパッケージでは配線幅が
細いと、頂部の平らな部分がほとんどなくなり、ワイヤ
ボンディングする際、スベリの不具合いが生じていた。
これに対して、特開昭６２−２１６２９０号には、導体
回路パターンの形成方法として、金属粉末及び紫外線硬
化樹脂からなる結合材を用いてマスクフィルムの上から
紫外線を照射し、硬化、現像することによりファインな
パターンの形成方法を開示している。また、特開昭６２
−２４７５９０号には、セラミック成形体上への導体回
路パターンの形成方法として、ファイン回路パターンを
感圧接着剤を用いて加圧転写することによるファインラ
インの形成方法を開示している。
回路パターンの形成方法として、金属粉末及び紫外線硬
化樹脂からなる結合材を用いてマスクフィルムの上から
紫外線を照射し、硬化、現像することによりファインな
パターンの形成方法を開示している。また、特開昭６２
−２４７５９０号には、セラミック成形体上への導体回
路パターンの形成方法として、ファイン回路パターンを
感圧接着剤を用いて加圧転写することによるファインラ
インの形成方法を開示している。
また、特願平１−２２７２００号には、紫外線硬化樹脂
法による導体パターンを備えたセラミックパッケージに
ついて開示している。
法による導体パターンを備えたセラミックパッケージに
ついて開示している。
このように、スクリーン印刷法では得られなかった１０
０μｍ以下の線幅の導体回路の配線を可能にしている。
０μｍ以下の線幅の導体回路の配線を可能にしている。
［発明が解決しようとする課題］
しかし、前述の方法では、導体回路の配線は、半導体装
置の高速化のために、高密度、低抵抗を得るため、断面
積を一定とすると、線幅が小さくすれば、厚みを厚くす
ることになる。セラミックグリーンシートに配線して複
数枚積層するとき、積層部分に配線がセラミックグリー
ンシート上に高く盛り上がっていることは、品質特性上
望ましくないので、セラミックグリーンシートに埋め込
まれるが、厚み方向に対する配線の占める比率が高くな
り、ピン・グリッド・アレイタイプのビン数が５００以
上といったセラミックパッケージのサイズが大きくなる
と焼成により反り、変形の問題があった。
置の高速化のために、高密度、低抵抗を得るため、断面
積を一定とすると、線幅が小さくすれば、厚みを厚くす
ることになる。セラミックグリーンシートに配線して複
数枚積層するとき、積層部分に配線がセラミックグリー
ンシート上に高く盛り上がっていることは、品質特性上
望ましくないので、セラミックグリーンシートに埋め込
まれるが、厚み方向に対する配線の占める比率が高くな
り、ピン・グリッド・アレイタイプのビン数が５００以
上といったセラミックパッケージのサイズが大きくなる
と焼成により反り、変形の問題があった。
本発明の目的は、上述の課題の解決を図るもので、導体
回路は全体として高密度で低抵抗であって、ワイヤボン
ディング性に適した配線を備え、生産性に優れ、信頼性
の高い導体パターンを備えたセラミックパッケージの製
造方法の提供を目的とする。
回路は全体として高密度で低抵抗であって、ワイヤボン
ディング性に適した配線を備え、生産性に優れ、信頼性
の高い導体パターンを備えたセラミックパッケージの製
造方法の提供を目的とする。
［課題を解決するための手段］
本発明は、柔軟性を備えたフィルム上に紫外線硬化樹脂
法により第１の導体パターンを形成する工程、前記第１
の導体パターンをセラミックグリーンシートに転写して
前記フィルムを剥離する工程、前記第１の導体パターン
と一部重複して厚膜ペーストにより第２の導体パターン
を形成する工程、前記セラミックグリーンシートを複数
枚積層して積層品とする工程、前記積層品を同時焼成す
る工程からなることを特徴とするセラミックパッケージ
の製造方法である。
法により第１の導体パターンを形成する工程、前記第１
の導体パターンをセラミックグリーンシートに転写して
前記フィルムを剥離する工程、前記第１の導体パターン
と一部重複して厚膜ペーストにより第２の導体パターン
を形成する工程、前記セラミックグリーンシートを複数
枚積層して積層品とする工程、前記積層品を同時焼成す
る工程からなることを特徴とするセラミックパッケージ
の製造方法である。
［作用］
第１図は本発明のセラミックパッケージの要部となる導
体回路パターンをセラミックグリーンシート（図示して
いない）に形成した平面図である。
体回路パターンをセラミックグリーンシート（図示して
いない）に形成した平面図である。
図において、点線内の部分が第１の導体パターン１で、
その外側が第２の導体パターン２である。
その外側が第２の導体パターン２である。
第２図は本発明の第１の導体パターン１と第２の導体パ
ターン２との重複部分３を説明するための一部分の平面
図である。
ターン２との重複部分３を説明するための一部分の平面
図である。
第３図は、柔軟性のあるフィルム上の第１の導体パター
ン（一部分のみ）を示した断面図である。
ン（一部分のみ）を示した断面図である。
この第１の導体パターン１を形成する紫外線硬化樹脂法
は、Ｗ、Ｍｏから選ばれた１種以上の高融点金属を主成
分とする導電性粉末、および紫外線硬化樹脂を主成分と
する結合材よりなるペースト状混合物を柔軟性を備えた
樹脂等のフィルム４の基材上にドクターブレード法等に
より混合物層を形成し、前記混合物層上のフォトマスク
を介して紫外線を照射し結合材を硬化させ、未硬化部分
を除去する方法である。
は、Ｗ、Ｍｏから選ばれた１種以上の高融点金属を主成
分とする導電性粉末、および紫外線硬化樹脂を主成分と
する結合材よりなるペースト状混合物を柔軟性を備えた
樹脂等のフィルム４の基材上にドクターブレード法等に
より混合物層を形成し、前記混合物層上のフォトマスク
を介して紫外線を照射し結合材を硬化させ、未硬化部分
を除去する方法である。
こうして得た転写フィルム１４を、セラミックグリーン
シート上に導体パターン１側を載置して、第１の導体パ
ターンをセラミックグリーンシートを転写して、フィル
ムを剥がす、このため、導体パターン１の形状は頂部は
、樹脂フィルム面と同一の平らさであり、ワイヤボンデ
ィング性に優れている。
シート上に導体パターン１側を載置して、第１の導体パ
ターンをセラミックグリーンシートを転写して、フィル
ムを剥がす、このため、導体パターン１の形状は頂部は
、樹脂フィルム面と同一の平らさであり、ワイヤボンデ
ィング性に優れている。
厚膜用導体ペーストによる印刷法で形成される第２の導
体パターン２は第２図に示すように第１の導体パターン
１と重複部３を持って印刷される。
体パターン２は第２図に示すように第１の導体パターン
１と重複部３を持って印刷される。
第１図のようにパッケージの外周になるにしたがって面
積は広くなるので、第１の導体パターン部で不足した導
体面積を補充するのに必要な導体面積を取ることができ
る。また、スルーホール（図示していない）への導体形
成も第２導体パターン２の印刷時に同時できる利点もあ
る。
積は広くなるので、第１の導体パターン部で不足した導
体面積を補充するのに必要な導体面積を取ることができ
る。また、スルーホール（図示していない）への導体形
成も第２導体パターン２の印刷時に同時できる利点もあ
る。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第４図および第５図は本発明のセラミックパッケージの
製造方法の要部の概略を説明する断面図である。
製造方法の要部の概略を説明する断面図である。
アルミナ質のセラミックグリーンシートをドクターブレ
ード法等の成形法で成形する。その後、セラミックグリ
ーンシートを所望のサイズに切断、各層の位置合わせ用
ガイドホール、半導体素子搭載部、スルーホール等を成
形型で打抜く。
ード法等の成形法で成形する。その後、セラミックグリ
ーンシートを所望のサイズに切断、各層の位置合わせ用
ガイドホール、半導体素子搭載部、スルーホール等を成
形型で打抜く。
そして、第１の導体パターンの形成のための、紫外線樹
脂硬化法の条件および形成した配線の内容を第１表に示
す、第１の導体パターンの１本のラインの厚みは、 約１０μ園 である。
脂硬化法の条件および形成した配線の内容を第１表に示
す、第１の導体パターンの１本のラインの厚みは、 約１０μ園 である。
第
表
線幅は１００μ諷以下と微細でありかつ高密度に形成で
きる利点がある。
きる利点がある。
次いで、前記パターンを所望のサイズに切断されたセラ
ミックグリーンシート５に転写（熱圧着転写でもよい）
し、第１の導体パターン１を形成してフィルムを剥離す
ると第４図（第２図のＡ−Ａ面の断面図）のようになる
。
ミックグリーンシート５に転写（熱圧着転写でもよい）
し、第１の導体パターン１を形成してフィルムを剥離す
ると第４図（第２図のＡ−Ａ面の断面図）のようになる
。
次いで、第２の導体パターン２は、第５図（第２図のＢ
−Ｂ面の断面図）に示すように、第１の導体パターンに
一部重複部設けて形成する。これは、Ｗ、ＭＯから選ば
れて１種以上の高融点金属を主成分とする厚膜用導体ペ
ーストによりスフ−リン印刷法で形成される。また、積
層品の各層の導通をとるためのスルーホール（図示せず
）への導体の充填は、このスクリーン印刷のときに同時
に行った。
−Ｂ面の断面図）に示すように、第１の導体パターンに
一部重複部設けて形成する。これは、Ｗ、ＭＯから選ば
れて１種以上の高融点金属を主成分とする厚膜用導体ペ
ーストによりスフ−リン印刷法で形成される。また、積
層品の各層の導通をとるためのスルーホール（図示せず
）への導体の充填は、このスクリーン印刷のときに同時
に行った。
第６図はセラミックパッケージの一実施例の概略の断面
図に示す、前述で得た第１の導体パターンおよび第２の
導体パターンを形成したセラミックグリーンシートを２
層目７とし、上下に１層目６、および３層目８となよう
に、セラミックグリーンシートを載置し、次いで３枚を
熱圧着して積層して積層品とした後、１５００〜１６０
０℃で還元同時焼成してセラミックパッケージとされる
。
図に示す、前述で得た第１の導体パターンおよび第２の
導体パターンを形成したセラミックグリーンシートを２
層目７とし、上下に１層目６、および３層目８となよう
に、セラミックグリーンシートを載置し、次いで３枚を
熱圧着して積層して積層品とした後、１５００〜１６０
０℃で還元同時焼成してセラミックパッケージとされる
。
半導体装置用のセラミックパッケージとするために入出
力ビン１１をろう材（図示せず）でろう付し、必要なＮ
ｉ、 Ａｕ等のメツキ（図示せず）をする。
力ビン１１をろう材（図示せず）でろう付し、必要なＮ
ｉ、 Ａｕ等のメツキ（図示せず）をする。
ワイヤボンディングは、第１の導体パターンｌと接着材
１３で搭載された半導体素子１０との間をワイヤ１２で
なされる。
１３で搭載された半導体素子１０との間をワイヤ１２で
なされる。
こうして得たセラミックパッケージは、導体回路は高密
度で低抵抗であり、ワイヤボンディングされる部分の配
線の頂部は平坦である。さらに、製品品質においても反
り、変形等のないものであった。
度で低抵抗であり、ワイヤボンディングされる部分の配
線の頂部は平坦である。さらに、製品品質においても反
り、変形等のないものであった。
［発明の効果コ
本発明は、以上説明したように、第１の導体パターンは
、紫外線樹脂硬化法によるので、ラインの頂部は平らで
あるためワイヤボンディング性に優れている。また、厚
膜ペーストによる印刷法との併用であるので、導体パタ
ーンの電気抵抗は全体として高密度、低抵抗を保持でき
る。さらに、スルーホールの形成も容易である。さらに
、品質としても焼成による反り、変形等の欠点のない信
頼性の高いセラミックパッケージの製造方法の提供の効
果がある。
、紫外線樹脂硬化法によるので、ラインの頂部は平らで
あるためワイヤボンディング性に優れている。また、厚
膜ペーストによる印刷法との併用であるので、導体パタ
ーンの電気抵抗は全体として高密度、低抵抗を保持でき
る。さらに、スルーホールの形成も容易である。さらに
、品質としても焼成による反り、変形等の欠点のない信
頼性の高いセラミックパッケージの製造方法の提供の効
果がある。
第１図は本発明の第１の導体パターンと第２の導体パタ
ーンからなる平面図である。 第２図は本発明の第１の導体パターンと第２の導体パタ
ーンの重複部の一部を説明する平面図である。 第３図は本発明のフィルム上の第１の導体パターンの一
部分を説明する転写フィルムの断面図である。 第４図は第２図Ａ−Ａ面の断面図である。 第５図は第２図Ｂ−Ｂ面の断面図である。 第６図は本発明の一実施例のセラミックパッケージの断
面図である。 １・・・第１の導体パターン、２・・・第２の導体パタ
ーン、３・・・重複部、４・・・フィルム、５・・・セ
ラミックグリーンシート、６・・・セラミックパッケー
ジの１層目、７・・・セラミックパッケージの２層目、
８セラミツクパツケージの３層目、９・・スル−ホール
、１０・・・半導体素子、１１・・・入出力ビン、１２
・・・ワイヤ、１３・・・接着材、１４・・・転写フィ
ルム。 特許出願人 鳴海製陶株式会社 第１区
ーンからなる平面図である。 第２図は本発明の第１の導体パターンと第２の導体パタ
ーンの重複部の一部を説明する平面図である。 第３図は本発明のフィルム上の第１の導体パターンの一
部分を説明する転写フィルムの断面図である。 第４図は第２図Ａ−Ａ面の断面図である。 第５図は第２図Ｂ−Ｂ面の断面図である。 第６図は本発明の一実施例のセラミックパッケージの断
面図である。 １・・・第１の導体パターン、２・・・第２の導体パタ
ーン、３・・・重複部、４・・・フィルム、５・・・セ
ラミックグリーンシート、６・・・セラミックパッケー
ジの１層目、７・・・セラミックパッケージの２層目、
８セラミツクパツケージの３層目、９・・スル−ホール
、１０・・・半導体素子、１１・・・入出力ビン、１２
・・・ワイヤ、１３・・・接着材、１４・・・転写フィ
ルム。 特許出願人 鳴海製陶株式会社 第１区
Claims (1)
- （１）柔軟性を備えたフイルム上に紫外線硬化樹脂法
により第１の導体パターンを形成する工程、前記第１の
導体パターンをセラミックグリーンシートに転写して前
記フイルムを剥離する工程、前記第１の導体パターンと
一部重複して厚膜ペーストにより第２の導体パターンを
形成する工程、前記セラミックグリーンシートを複数枚
積層して積層品とする工程、前記積層品を同時焼成する
工程からなることを特徴とするセラミックパッケージの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262449A JPH04139733A (ja) | 1990-09-29 | 1990-09-29 | セラミックパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262449A JPH04139733A (ja) | 1990-09-29 | 1990-09-29 | セラミックパッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04139733A true JPH04139733A (ja) | 1992-05-13 |
Family
ID=17375944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2262449A Pending JPH04139733A (ja) | 1990-09-29 | 1990-09-29 | セラミックパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04139733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159322A (en) * | 1996-06-17 | 2000-12-12 | Toray Industries, Inc. | Photosensitive ceramic green sheet, ceramic package, and process for producing the same |
-
1990
- 1990-09-29 JP JP2262449A patent/JPH04139733A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159322A (en) * | 1996-06-17 | 2000-12-12 | Toray Industries, Inc. | Photosensitive ceramic green sheet, ceramic package, and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5000809B2 (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| US7358445B1 (en) | Circuit substrate and apparatus including the circuit substrate | |
| CN103681559B (zh) | 芯片封装基板和结构及其制作方法 | |
| CN103681384B (zh) | 芯片封装基板和结构及其制作方法 | |
| JPH0235466B2 (ja) | ||
| CN107851616B (zh) | 布线基板以及电子装置 | |
| US5614443A (en) | Method of producing a frame made of connected semiconductor die mounting substrates | |
| CN117712084A (zh) | 陶瓷封装管壳及其制作方法、半导体器件 | |
| JP3710003B2 (ja) | 実装基板及び実装基板の製造方法 | |
| JP2003008216A (ja) | セラミック多層基板の製造方法 | |
| JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JP2945291B2 (ja) | セラミック多層基板 | |
| JP4329253B2 (ja) | フリップチップ用セラミック多層基板の製造方法 | |
| JP2007317955A (ja) | 部品内蔵回路モジュール基板 | |
| JP3091378B2 (ja) | セラミック多層基板 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| TWI781885B (zh) | 半導體封裝件之製法及其所用之載板與製法 | |
| JP2003168849A (ja) | 多数個取り配線基板 | |
| JPH0957903A (ja) | 多層セラミックス基板およびその製造方法 | |
| JPH01289274A (ja) | セラミックパッケージ及びその製造方法 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP2005108886A (ja) | 複数個取り用母基板及びこれを用いた電子装置の製造方法 | |
| CN118448977A (zh) | 一种大尺寸边发光芯片封装基板及其制造方法 | |
| JPS6355866B2 (ja) | ||
| KR100285089B1 (ko) | 니켈 42합금을 이용한 금속상 저온 동시소성 세라믹 기판 |