JPH04139735A - Ｉｃ搭載用可撓性回路基板の製造法 - Google Patents
Ｉｃ搭載用可撓性回路基板の製造法Info
- Publication number
- JPH04139735A JPH04139735A JP2261133A JP26113390A JPH04139735A JP H04139735 A JPH04139735 A JP H04139735A JP 2261133 A JP2261133 A JP 2261133A JP 26113390 A JP26113390 A JP 26113390A JP H04139735 A JPH04139735 A JP H04139735A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- base material
- insulating base
- mounting
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、プリント配線基板に於けるＩＣ搭載用可撓性
回路基板及びその製造法に関する。
回路基板及びその製造法に関する。
［従来技術とその問題点」
第３図に示すように、絶縁基材ｌの一面に形成した所定
の回路配線パターン２の所要部位に上記絶縁基材ｌを貫
通して電気的に接合された導電性部材３を設け、この導
電性部材３が上記絶縁基材の他面から突出してＩＣボン
ディングのためのバンプ４を形成するＩＣ搭載用可撓性
回路基板に於いては、先ず、絶縁基材１を貫通する孔５
を穿設し、該孔５に銅メツキ等からなる充填・付着処理
を施して導電性部材３及びバンプ４を形成するという手
法がある。この場合、絶縁基材１を薄くできればメツキ
処理時間を短縮できるという効果があるが、絶縁基材ｌ
を薄くすると、回路基板全体の取扱い性、ハンドリング
性が低下する問題がある。
の回路配線パターン２の所要部位に上記絶縁基材ｌを貫
通して電気的に接合された導電性部材３を設け、この導
電性部材３が上記絶縁基材の他面から突出してＩＣボン
ディングのためのバンプ４を形成するＩＣ搭載用可撓性
回路基板に於いては、先ず、絶縁基材１を貫通する孔５
を穿設し、該孔５に銅メツキ等からなる充填・付着処理
を施して導電性部材３及びバンプ４を形成するという手
法がある。この場合、絶縁基材１を薄くできればメツキ
処理時間を短縮できるという効果があるが、絶縁基材ｌ
を薄くすると、回路基板全体の取扱い性、ハンドリング
性が低下する問題がある。
「発明の目的及び構成」
そこで、本発明は、絶縁基材の一面に形成した所定の回
路配線パターンの所要部位に上記絶縁基材を貫通して電
気的に接合された導電性部材を設け、この導電性部材が
上記絶縁基材の他面から突出してＩＣボンディングのた
めのバンプを形成するＩＣ搭載用可撓性回路基板に於い
て、前記バンプを形成した絶縁基材に、ＩＣ搭載域に対
応してＩＣ搭載用陥部を設けたことを特徴とするＩＣ搭
載用可撓性回路基板を提供するものである。
路配線パターンの所要部位に上記絶縁基材を貫通して電
気的に接合された導電性部材を設け、この導電性部材が
上記絶縁基材の他面から突出してＩＣボンディングのた
めのバンプを形成するＩＣ搭載用可撓性回路基板に於い
て、前記バンプを形成した絶縁基材に、ＩＣ搭載域に対
応してＩＣ搭載用陥部を設けたことを特徴とするＩＣ搭
載用可撓性回路基板を提供するものである。
また、その為の製造手段として本発明に於いては、可撓
性絶縁基材の一方面に所要の回路配線パターンを形成す
ると共に該基材の他方面に対して上記回路配線パターン
との関連で露出孔を設けマスクメタルパターンを形成し
、該マスクメタルパターン伸１にエキシマレーザによる
フォトアプレーション加工を施して上記露出孔の部位の
上記絶縁基材に中間孔を形成し、上記マスクメタルパタ
ーンの表面に搭載すべきＩＣの設置域に対応する部位を
除いてフォトレジスト膜を形成し、次いで上記ＩＣ設置
域に位置するマスクメタルパターン部分を除去した後、
エキシマレーザによるフォトアプレーション処理を加え
て上記中間孔から上記回路配線パターンに達する穿孔と
上記ＩＣ設置域に位置する部位に陥部を形成し、最後に
上記穿孔に導電性部材を設けて上記回路配線パターンと
接続されて突出形成絶されるバンプを形成する工程を備
える手法が採用される。
性絶縁基材の一方面に所要の回路配線パターンを形成す
ると共に該基材の他方面に対して上記回路配線パターン
との関連で露出孔を設けマスクメタルパターンを形成し
、該マスクメタルパターン伸１にエキシマレーザによる
フォトアプレーション加工を施して上記露出孔の部位の
上記絶縁基材に中間孔を形成し、上記マスクメタルパタ
ーンの表面に搭載すべきＩＣの設置域に対応する部位を
除いてフォトレジスト膜を形成し、次いで上記ＩＣ設置
域に位置するマスクメタルパターン部分を除去した後、
エキシマレーザによるフォトアプレーション処理を加え
て上記中間孔から上記回路配線パターンに達する穿孔と
上記ＩＣ設置域に位置する部位に陥部を形成し、最後に
上記穿孔に導電性部材を設けて上記回路配線パターンと
接続されて突出形成絶されるバンプを形成する工程を備
える手法が採用される。
「作 用Ｊ
本発明のＩＣ搭載用可撓性回路基板によれば、バンプを
形成した可撓性絶縁基材に、ＩＣ搭載域に対応してＩＣ
搭載用陥部を設けることにより、ＩＣ搭載用の可撓性回
路基板の全体としての厚さを変えないで、ハンドリング
性を損なう虞なく、また、バンプを形成するために絶縁
基材に穿設した孔の深さを浅く形成できるのでメツキ処
理時間を短縮できると共に、搭載するＩＣを陥部によっ
て位置決めすることができる作用がある。
形成した可撓性絶縁基材に、ＩＣ搭載域に対応してＩＣ
搭載用陥部を設けることにより、ＩＣ搭載用の可撓性回
路基板の全体としての厚さを変えないで、ハンドリング
性を損なう虞なく、また、バンプを形成するために絶縁
基材に穿設した孔の深さを浅く形成できるのでメツキ処
理時間を短縮できると共に、搭載するＩＣを陥部によっ
て位置決めすることができる作用がある。
「実 施 例」
以下、図示の実施例により、本発明に係るＩＣ搭載用可
撓性回路基板を詳細に説明すると、第１図に於いて、１
１は、ポリイミド、ポリエステル、ガラスエポキシ等の
絶縁シート材からなる絶縁基材で、その−面に銅箔、ア
ルミ箔等の金属箔膜からなる回路配線パターン１２が設
けである０回路配線パターン１２の所要部位に対応する
絶縁基材１１の他面には、ＩＣ搭載用の陥部ｌＯが設け
てあり、該陥部ｌＯ内の所要位置に絶縁基材１１を貫通
する孔１５を設け、該孔１５に金、銅、錫、鉛、錫合金
等からなる導電性メツキ部材を充填処理して、回路パタ
ーン１２と導通接続する導電性部材１３と、上記絶縁基
材１１の他面から突出してＩＣボンディングの為のバン
プ１４とが形成しである。
撓性回路基板を詳細に説明すると、第１図に於いて、１
１は、ポリイミド、ポリエステル、ガラスエポキシ等の
絶縁シート材からなる絶縁基材で、その−面に銅箔、ア
ルミ箔等の金属箔膜からなる回路配線パターン１２が設
けである０回路配線パターン１２の所要部位に対応する
絶縁基材１１の他面には、ＩＣ搭載用の陥部ｌＯが設け
てあり、該陥部ｌＯ内の所要位置に絶縁基材１１を貫通
する孔１５を設け、該孔１５に金、銅、錫、鉛、錫合金
等からなる導電性メツキ部材を充填処理して、回路パタ
ーン１２と導通接続する導電性部材１３と、上記絶縁基
材１１の他面から突出してＩＣボンディングの為のバン
プ１４とが形成しである。
上記の構成からなる本発明実施例のＩＣｉ載用期用可撓
性回路基板造工程を、第２図の（１）〜（５）に順次に
示しである。同図（１）に於いて、可撓性絶縁基材１１
の一面には回路配線パターン１２が、他面には所定の穿
孔部位に露出孔１７を有するマスクメタルパターン１６
が常法のパターンニング処理手段により同時的番ピ構成
される０次いで、同図（２）に於いて、絶縁基材１１の
マスクメタルパターン１６側にエキシマレーザＡによる
フォトアプレーション加工が施され、前記露出孔１７部
位に中間孔１８が穿設される。ここで、図の（３）にお
いて、前記マスクメタルパターン１６の表面に、搭載す
べきＩＣの設置域に対応するＩＣ設置孔２０を有するフ
ォトレジスト膜１９を被膜処理し、更に、同図（４）に
て、先ず、化学的処理によりＩＣ設置孔２ｏ内のマスク
メタルパターン１６を除去し、次にエキシマレーザＢに
よるフォトアプレーションにより前記中間孔１８の部位
に穿孔１５と、その周囲に中間孔１８の深さに相当する
ＩＣ搭載用陥部１０とを穿設する。
性回路基板造工程を、第２図の（１）〜（５）に順次に
示しである。同図（１）に於いて、可撓性絶縁基材１１
の一面には回路配線パターン１２が、他面には所定の穿
孔部位に露出孔１７を有するマスクメタルパターン１６
が常法のパターンニング処理手段により同時的番ピ構成
される０次いで、同図（２）に於いて、絶縁基材１１の
マスクメタルパターン１６側にエキシマレーザＡによる
フォトアプレーション加工が施され、前記露出孔１７部
位に中間孔１８が穿設される。ここで、図の（３）にお
いて、前記マスクメタルパターン１６の表面に、搭載す
べきＩＣの設置域に対応するＩＣ設置孔２０を有するフ
ォトレジスト膜１９を被膜処理し、更に、同図（４）に
て、先ず、化学的処理によりＩＣ設置孔２ｏ内のマスク
メタルパターン１６を除去し、次にエキシマレーザＢに
よるフォトアプレーションにより前記中間孔１８の部位
に穿孔１５と、その周囲に中間孔１８の深さに相当する
ＩＣ搭載用陥部１０とを穿設する。
そして、同図（５）に於いて、化学的処理によりフォト
レジスト１１１１９を除去した後、穿孔１５へのメツキ
充填と付着処理加工により、導電性部材１３とバンプ１
４を設けることにより、本発明に係るＩＣ搭載用可撓性
回路基板が完成する。
レジスト１１１１９を除去した後、穿孔１５へのメツキ
充填と付着処理加工により、導電性部材１３とバンプ１
４を設けることにより、本発明に係るＩＣ搭載用可撓性
回路基板が完成する。
なお、第２図（１）の回路基板は、例えば、ポリイミド
両面無接着銅張板等からなる両面無接着剤可撓性導電積
層板を素材として構成しであるから、結果として、中央
の絶縁基材１１と回路配線パターン１２との間に接着剤
層が存在しないが、回路配線パターン１２と絶縁基材１
１の間に接着剤層が存在するものを採用しても本発明の
構成及び効果に変わりはなく、この場合も本発明の手法
を同様に適用することが可能である。
両面無接着銅張板等からなる両面無接着剤可撓性導電積
層板を素材として構成しであるから、結果として、中央
の絶縁基材１１と回路配線パターン１２との間に接着剤
層が存在しないが、回路配線パターン１２と絶縁基材１
１の間に接着剤層が存在するものを採用しても本発明の
構成及び効果に変わりはなく、この場合も本発明の手法
を同様に適用することが可能である。
「効 果」
以上のとおり、本発明に係るＩＣ搭載用可撓性回路基板
によれば、絶縁基材の一面に形成した所定の回路配線パ
ターンの所要部位に上記絶縁基材を貫通して電気的に接
合された導電性部材を設けこの導電性部材が上記絶縁基
材の他面から突出してＩＣボンディングのためのバンプ
を形成するＩＣ搭載用可撓性回路基板に於いて、前記バ
ンプを形成した絶縁基材に、ＩＣ搭載域に対応してＩＣ
搭載用陥部な設けた構成を有するから、ＩＣ搭載用陥部
を設けることによって、バンプを形成するために絶縁基
材に穿設した孔の深さを浅く形成でき、従ってバンプ形
成のためのメツキ処理時間を短縮できる。
によれば、絶縁基材の一面に形成した所定の回路配線パ
ターンの所要部位に上記絶縁基材を貫通して電気的に接
合された導電性部材を設けこの導電性部材が上記絶縁基
材の他面から突出してＩＣボンディングのためのバンプ
を形成するＩＣ搭載用可撓性回路基板に於いて、前記バ
ンプを形成した絶縁基材に、ＩＣ搭載域に対応してＩＣ
搭載用陥部な設けた構成を有するから、ＩＣ搭載用陥部
を設けることによって、バンプを形成するために絶縁基
材に穿設した孔の深さを浅く形成でき、従ってバンプ形
成のためのメツキ処理時間を短縮できる。
また、搭載するＩＣを陥部によって位置決めすることが
できる効果があると共に、ＩＣ搭載用の陥部は１回路基
板の一部に形成するにすぎないから全体の絶縁基材の厚
さと強度には影響はなく。
できる効果があると共に、ＩＣ搭載用の陥部は１回路基
板の一部に形成するにすぎないから全体の絶縁基材の厚
さと強度には影響はなく。
回路基板全体としてのハンドリング性を損なう恐れもな
い。
い。
第１図は本発明に係るＩＣ搭載用可撓性回路基板の一実
施例の要部を概念的に示す断面構成図、第２図（１）〜
（５）はその実施例の一製造工程図であり、そして、 第３図は本発明が解決しようとする問題点を含む技術例
を示す断面構成図である。 １０：Ｉ Ｃ搭載用凹溝 ｌ ｌ ：絶 縁 基 材１２：回路配線
パターン １３ ：導 電 性 部 材 １４：バ ン ブ １５：穿 孔 １６：メタルマスクパターン １７：露 出 孔 １８：中 間 孔 １９：フォトレジスト膜 第１ 図 第３図
施例の要部を概念的に示す断面構成図、第２図（１）〜
（５）はその実施例の一製造工程図であり、そして、 第３図は本発明が解決しようとする問題点を含む技術例
を示す断面構成図である。 １０：Ｉ Ｃ搭載用凹溝 ｌ ｌ ：絶 縁 基 材１２：回路配線
パターン １３ ：導 電 性 部 材 １４：バ ン ブ １５：穿 孔 １６：メタルマスクパターン １７：露 出 孔 １８：中 間 孔 １９：フォトレジスト膜 第１ 図 第３図
Claims (2)
- （１）絶縁基材の一面に形成した所定の回路配線パター
ンの所要部位に上記絶縁基材を貫通して電気的に接合さ
れた導電性部材を設け、この導電性部材が上記絶縁性基
材の他面から突出してＩＣボンディングのためのバンプ
を形成するＩＣ搭載用可撓性回路基板に於いて、前記バ
ンプを形成した絶縁基材に、ＩＣ搭載域に対応してＩＣ
搭載用陥部を設けたことを特徴とするＩＣ搭載用可撓性
回路基板。 - （２）可撓性絶縁基材の一方面に所要の回路配線パター
ンを形成すると共に該基材の他方面に対して上記回路配
線パターンとの関連で露出孔を設けマスクメタルパター
ンを形成し、該マスクメタルパターン側にエキシマレー
ザによるフォトアプレーション加工を施して上記露出孔
の部位の上記絶縁基材に中間孔を形成し、上記マスクメ
タルパターンの表面に搭載すべきＩＣの設置域に対応す
る部位を除いてフォトレジスト膜を形成し、次いで上記
ＩＣ設置域に位置するマスクメタルパターン部分を除去
した後、エキシマレーザによるフォトアプレーション処
理を加えて上記中間孔から上記回路配線パターンに達す
る穿孔と上記ＩＣ設置域に位置する部位に陥部を形成し
、最後に上記穿孔に導電性部材を設けて上記回路配線パ
ターンと接続されて突出形成されるバンプを形成する工
程を備えるＩＣ搭載用可撓性回路基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261133A JPH0734445B2 (ja) | 1990-09-29 | 1990-09-29 | Ｉｃ搭載用可撓性回路基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261133A JPH0734445B2 (ja) | 1990-09-29 | 1990-09-29 | Ｉｃ搭載用可撓性回路基板の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139735A true JPH04139735A (ja) | 1992-05-13 |
| JPH0734445B2 JPH0734445B2 (ja) | 1995-04-12 |
Family
ID=17357553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261133A Expired - Fee Related JPH0734445B2 (ja) | 1990-09-29 | 1990-09-29 | Ｉｃ搭載用可撓性回路基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734445B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8946891B1 (en) | 2012-09-04 | 2015-02-03 | Amkor Technology, Inc. | Mushroom shaped bump on repassivation |
| CN105097574A (zh) * | 2014-05-12 | 2015-11-25 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010476A (ja) * | 1973-05-31 | 1975-02-03 | ||
| JPS5471568A (en) * | 1977-11-18 | 1979-06-08 | Hitachi Ltd | Semiconductor chip package |
| JPS62216297A (ja) * | 1986-03-17 | 1987-09-22 | 富士通株式会社 | 多層プリント板の孔加工法 |
-
1990
- 1990-09-29 JP JP2261133A patent/JPH0734445B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010476A (ja) * | 1973-05-31 | 1975-02-03 | ||
| JPS5471568A (en) * | 1977-11-18 | 1979-06-08 | Hitachi Ltd | Semiconductor chip package |
| JPS62216297A (ja) * | 1986-03-17 | 1987-09-22 | 富士通株式会社 | 多層プリント板の孔加工法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8946891B1 (en) | 2012-09-04 | 2015-02-03 | Amkor Technology, Inc. | Mushroom shaped bump on repassivation |
| CN105097574A (zh) * | 2014-05-12 | 2015-11-25 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0734445B2 (ja) | 1995-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753746B2 (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| JPH045844A (ja) | Ｉｃ搭載用多層回路基板及びその製造法 | |
| US5858816A (en) | Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element | |
| JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
| JP2020145462A (ja) | 素子内蔵型印刷回路基板 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| JPH07193370A (ja) | フレックスリジッドプリント基板及びその製造方法 | |
| JP3246954B2 (ja) | 回路部品搭載用可撓性回路配線基板の製造法 | |
| JP2655447B2 (ja) | 表面実装用多層プリント配線板及びその製造方法 | |
| JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
| JP2828825B2 (ja) | ブラインドホールを有する高密度プリント配線板の製造方法 | |
| JPH0734445B2 (ja) | Ｉｃ搭載用可撓性回路基板の製造法 | |
| JP2004335726A (ja) | キャビティ付き多層プリント配線板の製造方法 | |
| JP4863076B2 (ja) | 配線基板及びその製造方法 | |
| JP2004047587A (ja) | 配線回路基板の製造方法および配線回路基板 | |
| JPH07106769A (ja) | 電子部品搭載用多層基板の製造方法 | |
| JP2004214393A (ja) | 多層配線基板の製造方法 | |
| KR20070013633A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JP2007250608A (ja) | 中空部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法 | |
| JPH05226839A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JP2957747B2 (ja) | 回路部品搭載用端子を備えた回路基板の製造法 | |
| JP3648753B2 (ja) | 配線基板の製造方法 | |
| JPH0499394A (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |