JPH0414092A - アクティブマトリクス型表示装置及びその制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 対向マトリクス方式のアクティブマトリクス型表示装置
及びその制御方法に関し、 クロストークの発生を減少させて表示品質の向上を図る
ことを目的とし、 対向する絶縁基板の一方に設けられた複数のスキャンバ
スライン及び他方に設けられた複数のブタバスラインと
、マトリクス状に配置された画素を橿及び電気光学素子
によって形成される複数の表示セルと、前記各表示セル
を制御するためのスイッチング素子とを有してなるアク
ティブマトリクス型表示装置であって、前記スイッチン
グ素子は、制御電極に正方向の電圧を印加することによ
って導通状態となるスイッチング素子と、制御電極に負
方向の電圧を印加することによって導通状態となるスイ
ッチング素子との２種類からなり、前記各画素電極には
、前記２種類のスイッチング素子の一方の各被制御電極
が接続され、前記スイッチング素子の他方の各被制御電
極は、異なる電圧の基準電圧を印加するための２種類の
基準電圧パスラインのいずれかに接続されて構成される
。

［産業上の利用分野］ 本発明は、対向マトリクス方式のアクティブマトリクス
型表示装置及びその制御方法に関する。

アクティブマトリクス型表示装置は、単純マトリクス型
表示装置とともに薄形の情報端末用表示装置として使用
されており、その表示媒体として多くの場合に液晶が用
いられている。

アクティブマトリクス型液晶表示装置は、多数の画素を
それぞれ独立に駆動することができるため、表示容量の
増大にともなってライン数が増加した場合であっても、
単純マトリクス型のように駆動のデユーティ比やコント
ラストが低下したり視野角の減少をきたすなどの問題が
生しない。

また、アクティブマトリクス型表示装置の構造の複雑さ
から生じる製造歩留りの低下やコスト高などに対処する
ために、スキャンバスラインとデータバスラインとを別
々の基板上に形成して同一基板上でのパスラインの交差
を無くした対向マトリクス方式のアクティブマトリクス
型液晶表示装置（以下「対向マトリクス型液晶パネル」
ということがある）がしばしば用いられており、この対
向マトリクス型液晶パネルの表示品質の一層の向上が期
待されている。

〔従来の技術〕 従来より、対向マトリクス型液晶パネルとして、例えば
特開昭６１−２３５８１５号公報に記載のものがある。

この従来の対向マトリクス型液晶パネルについて、第９
図に示す等価回路図を参照して説明する。

第９図において、対向マトリクス型液晶パネル５０は、
対向配置した図示しないガラス基板の一方に、複数のス
キャンバスライン１１、各画素毎に設けられた液晶セル
１７の画素電極２１、及び画素電極２１を制御するＴＰ
Ｔ　（薄膜トランジスタ）５１が形成され、他方のガラ
ス基板に、スキャンバスライン１１と直交する方向に延
びるデータバスライン１３が液晶セル１７の対向電極と
して形成されて構成されている。

つまり、対向マトリクス型液晶パネル５０においては、
液晶セル１７の一方の電極である画素電極２１がＴＰＴ
５１の一方の被制御電極であるソース電極６３に接続さ
れ、他方の電極がデータバスライン１３に接続されてお
り（兼用されており）、液晶セル１７がＴＰＴ５１とデ
ータバスライン１３との間に接続された構造となってい
る。

そして、ＴＰＴ５１の他方の破割？１１を極であるドレ
ン電極６２は、スキャンバスライン１１と平行に形成さ
れた図示しないアースパスラインに共通に接続されてい
る。

このような対向マトリクス型液晶パネル５０の制御方法
として、３０〜６０μｓ程度のパルス幅のアドレス信号
Ｓｌｌが、スキャンバスラインｌｌを通じて一定の周期
でＴＰＴ５１のゲート電極６１に印加され、そのタイミ
ングで、データ信号Ｓ１２がデータバスライン１３を通
じて液晶セル１７に印加され、これによって液晶セル１
７に表示データが書き込まれる。

〔発明が解決しようとする１Ｉ８１） しかし、対向マトリクス型液晶パネル５０においては、
液晶セル１７の一方の電極がデータバスライン１３と直
結されている（兼用されている）ために、アドレス後の
保持時間の間において、画素電極２１の電位がデータ信
号５１２の信号波形に追随して常に変動する。

そのため、対向マトリクス方式でない通常のアクティブ
マトリクス型表示装置においてＴＰＴのソース・ドレン
間の寄生容量のみを通して混入していたデータ信号５１
２が、対向マトリクス型液晶パネル５０においては、Ｔ
ＰＴ５１のソース・ドレン間の寄生容量に加えて、ソー
ス・ゲート間の寄生容量をも通じて混入することとなり
、いわゆるクロストークの面で不利となっていた。

そのため、表示画像の内容によっては画面に濃淡の模様
が生しることがあり、表示品質を向上させるという点で
問題となっていた。

また、ＴＰＴ５１のソース・ゲート間の寄生容量の存在
によって、アドレス信号Ｓｌｌの立ち下がり時の電圧変
化がこの寄生容量を通じて画素電極２１に現れ、これに
よって画素電極２１の電圧（液晶セル電圧）ＶＪ！ｃが
負の方向ヘシフトする。

このシフト電圧ΔＶｌｃによって、データ信号５１２と
してｌフレーム毎に極性が正負対称となる交流電圧を用
いた場合であっても、液晶セル１７に印加される寞効電
圧が正負対称とならず、直流成分が発生することとなる
。

このような直流成分は、フリンカーや静止画の残像現象
を発生させるなど表示品質を低下させ、また対向マ、ト
リクス型液晶パネル５０の寿命を低下させてしまう。

本発明は、上述の問題に鑑み、対向マトリクス方式のア
クティブマトリクス型表示装置において、クロストーク
の発生を減少させて表示品質の向上を図ることを目的と
している。

［課題を解決するための手段］ 請求項１の発明に係る表示装置は、上述の課題を解決す
るため、第１図乃至第５図に示すように、対向する絶縁
基板の一方に設けられた複数のスキャンバスライン１１
及び他方に設けられた複数のデータバスライン１３と、
マトリクス状に配置された画素電極２１及び電気光学素
子によって形成される複数の表示セル１７と、前記各表
示セル１７を制御するためのスイッチング素子１４．１
５とを有してなるアクティブマトリクス型表示装置１〜
４であって、前記スイッチング素子１４，１５は、制ｍ
ｔ極３１に正方向の電圧を印加することによって導通状
態となるスイッチング素子１４と、制御電極３１に負方
向の電圧を印加することによって導通状態となるスイッ
チング素子１５との２種類からなり、前記各画素電極２
１には、前記２種類のスイッチング素子１４．１５の一
方の各被制御電極３３．３３が接続され、前記スイッチ
ング素子１４．１５の他方の各被制御電極３２３２は、
異なる電圧の基準電圧＋Ｖや、−Ｖ、を印加するための
２種類の基準電圧バスライン１２ａ、１２ｂのいずれか
に接続されてなる。

請求項２の発明に係る表示装置は、前記２種類の基準電
圧パスライン１２ａ、１２ｂが、前記スキャンバスライ
ン１１と平行に、且つ前記画素電極２１の配列の１行毎
に交互に設けられてなる。

請求項３の発明に係る表示装置は、前記一方のスイッチ
ング素子１４の被制御電極３２には前記２種類の基準電
圧＋ｖ、、−ｖ。の内の一方が、他方のスイッチング素
子１５の破割？Ｉｌ電極３２には前記２種類の基準電圧
＋Ｖ＊、　　　Ｖ＊の内の他方が、それぞれ印加されて
なる。

請求項４の発明に係る表示装置は、前記スイッチング素
子１４．１５の各被制御電極３２．３２には、行方向に
配列された１個又は複数個の前記表示セル１７毎に、異
なる基準電圧＋Ｖ、、−Ｖ８が交互に印加されてなる。

請求項５の発明に係る表示装置は、前記画素電極２１の
配列の１行毎に、２本のスキャンバスラインＳＮ、ＳＰ
が当該画素電極２１の両側に設けられており、前記２種
類のスイッチング素子１４１５の各制御電極３１．３１
が、前記各スキャンバスラインＳＮ、ＳＰに振り分けて
接続されてなる。

請求項６の発明に係る制御方法は、前記スイ。

チング素子１４．１５の制御電極３１に、正方向又は負
方向の電圧を１フレーム毎に交互に印加し、前記各スイ
ッチング素子１４．１５を１フレーム毎に交互に導通さ
せる。

〔作　用〕

次に、スイッチング素子１４．１５としてＴＰＴを、電
気光学素子として液晶を用いた場合について、特に第１
図を参照して作用を説明する。

画素電極２１に接続されたＮチャネル型のＴＦＴ１４及
びＰチャネル型のＴＦＴ１５の各ゲート電極３１には、
正の電圧＋ＶＧＮと負の電圧−■。。

とがフレーム毎に交互に切り換わるアドレス信号Ｓ１が
印加されることによって、ＴＦＴ１４，１５が交互に導
通ずる。

各ＴＦＴ１４，１５のドレン電極３２．３２には、それ
ぞれ互いに異なる基準電圧−Ｖ、、＋Ｖ、が印加されて
いるため、ＴＰＴ１４．１５が交互に導通することによ
って、画素電極２１には、その電極電圧Ｖ、として基準
電圧−Ｖ、、＋Ｖゆが交互に印加される。

各ゲートを極３１の電圧が元に戻ると、ＴＰＴ１４．１
５は非導通状態となり、画素′：Ｊ、極２１は基準電圧
−Ｖ、、＋Ｖえから切り離される。

一方、データバスライン１３を通して、液晶セルＩ７の
他方の！極には電圧±Ｖ、のデータ信号Ｓ２が印加され
ており、その極性が電極電圧■。

とは逆極性であるので、液晶セル１７に印加される書き
込み電圧（書き込み時の液晶セル電圧ＶＩＣ）は、これ
らの差であるところの、（Ｖ、　＋Ｖ、）又は−（■。

＋Ｖえ）となる。液晶セル１７への書き込み後は、画素
電極２１が基準電圧−■え、＋Ｖ、から切り離されてい
るため、その電極電圧Ｖ、はデータ信号Ｓ２と同し電圧
変化を示し、液晶セル電圧■！ｃは書き込み時の値を保
持することになる。

すなわち、液晶セル１７のしきい値電圧をＶｔｈ、飽和
電圧をＶ　ｓａｔとすると、データ信号Ｓ２の電圧■。

、及び基準電圧ｖｌｌを、 Ｖｌ　−（ｖ、、Ｌ−Ｖｔｈ）　／２　−・−（１１Ｖ
ｍ　＝　（ｖ、ａｔ　＋ｖｔｈ）　／２　−−−−−−
（２）とすることができる。

したがって、電圧ＶＤの大きさは、基準電圧の切り替え
を行わない従来の対向マトリクス型液晶パネルの場合に
おいては飽和電圧Ｖ　ｓａｔにほぼ等しいが、基準電圧
の切り替えを行う本発明の制御方法の場合においては、
上述の（１）式のように飽和電圧Ｖ　ｍａｔの２分の１
以下となる。

通常、しきい値電圧■いは飽和電圧■５．．の２分の１
程度であるので、本発明の制御方法によると、データ信
号Ｓ２の電圧■。は、従来と比較して４分の１程度に圧
縮される。

〔実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第２図は本発明に係る対向マトリクス型液晶パネル１を
示す等価回路図である。

対向マトリクス型液晶パネル１は、一定の間隔を有して
対向配置した図示しないガラス基板の一方に、複数のス
キャンバスライン１１．１１・・・及びこれらと平行な
基準電圧バスライン１２・・・（１２ａ、１２ｂ・・・
）が形成され、マトリクス状に区画された各画素領域に
は、画素電極２１、及び画素電極２１を制御するＴＰＴ
１４．１５がそれぞれ設けられ、また、他方のガラス基
板に、スキャンバスライン１１と直交する方向に延びる
データバスライン１３が液晶セル１７の対向電極として
形成されて構成されている。

これら両ガラス基板の間には液晶が充填され、画素電極
２１毎に液晶セル１７が形成されている。

ＴＰＴ１４．１５は、それぞれＮチャネル型及びＰチャ
ネル型であって、これらのゲート電極３１に正極性又は
負極性のパルス信号（電圧＋■い。

ＶＧＰ）を印加することによってそれぞれ導通ずる。

これらＴＰＴ１４．１５は、非晶質シリコンや多結晶シ
リコンを半導体層とし、そのソース・ドレンのコンタク
ト部を、Ｐ型の場合にはボロンなどの不純物をドープし
たＰ型半導体とし、Ｎ型の場合にはリンや砒素などをド
ープしたＮ型半導体とすることによって構成することが
できる。またこれらの形成に当たっては、感光材、酸化
膜、及び窒化膜などをマスクとし、ソース・ドレン部の
半導体層にボロンや砒素を別々にイオン注入や拡散など
の方法によってドーピングすることによって、これら２
種類のＴＰＴ１４．１５を形成することができる。

スキャンバスライン１１は１ライン毎に設けられており
、上述した各画素電極２１に接続されたＴＰＴ１４．１
５のゲート電極３１は同一のスキャンバスライン１１に
接続されている。

基準電圧パスライン１２は、正の基１［圧＋Ｖ８を印加
するための正の基準電圧パスライン１２ａと、負の基準
電圧−■□を印加するための負の基準電圧パスライン１
２ｂとの２種類があり、これらは画素電極２１の配列の
１行毎に交互に設けられている。

そして、Ｎチャネル型のＴＦＴ１４のドレン電極３２は
負の基準電圧パスライン１２ｂに、Ｐチャネル型のＴＦ
Ｔ１５のドレン電極３２は正の基準電圧パスライン１２
ａに、またソース電極３３は画素電極２１に、それぞれ
接続されている。

以下の説明及び図面において、スキャンバスライン１１
、アドレス信号Ｓ１、データバスライン１３、データ信
号Ｓ２、ＴＦＴ１４．１５、及び液晶セル１７のマトリ
クス上での位置に応して、それぞれの符号に、’Ｊ　ｍ
Ｊ、’ｎ＋１．ｍ＋１」、「ｎＪ、’ｎ＋ｌ」などの座
標又はライン位ｉを示す符号を添えて表示することがあ
る。

第６図は第２図の対向マトリクス型液晶パネル１の各部
の信号の波形図である。

スキャンバスラインｌｌｎ、１１ｎ＋１．１１ｎ＋２・
・・には、それぞれアドレス信号Ｓｉｎ　　Ｓｌ　ｎ＋
１．　　Ｓ　１　ｎ＋ｓ”＝が印加される。

これらアドレス信号Ｓｉｎ、Ｓ１ｎ＋１．Ｓｌｎ＋２は
、ライン毎にパルス幅の分だけ順次遅れて出力され、そ
れらパルス信号の極性はライン毎に反転している。また
、それぞれのアドレス信号Ｓｌｎ、Ｓ１ｎ＋１．Ｓ１ｎ
＋２においても、フレーム毎に極性が反転している。

つまり、奇数フレームにおいて、アドレス信号Ｓｉｎは
、時間ｔ０から時間ｔ１の間に出力される電圧＋ＶＧＨ
のパルス信号であり、次ラインに出力されるアドレス信
号Ｓ１ｎ＋１は、時間ｔ１から時間ｔ２の間に出力され
る電圧−ＶＧＰのパルス信号である。

また、偶数フレームにおいては、アドレス信号Ｓｉｎは
、時間ｔ、から時間ｔ、の間に出力される電圧−Ｖｔｉ
Ｆのパルス信号であり、次ラインに出力されるアドレス
信号Ｓ１ｎ＋１は、時間ｔ１から時間ｔ！の間に出力さ
れる電圧＋ＶＧＨのパルス信号である。

データ信号Ｓ２は、その大きさが電圧上Ｖ９であり、ア
ドレス信号Ｓ１とほぼ同じタイミングで印加されるが、
同一のデータの書き込みを行うようにしたこの実施例の
場合においては、同一フレーム内においてはライン毎に
、また同一ラインにおいてはフレーム毎に、その極性が
反転するようになっている。

なお、基準電圧パスライン１２ａ、１２ｂには、正の基
準電圧＋Ｖ、又は負の基準電圧−ｖ５が常時印加されて
いる。

まず、奇数フレームにおいて、スキャンバスラインｌｌ
ｎにアドレス信号５ｉｎ（１圧＋Ｖｃｓ）が印加される
ことにより、スキャンバスライン１１ｎに接続されたＮ
チャネル型のＴＦＴ１４がオン（導通）する。

これによって、当該ラインに配置された液晶セル１７の
画素電極２１には、Ｎチャネル型のＴＦＴ１４を通じて
負の基準電圧パスライン１２ｂから負の基準電圧−Ｖｌ
が電極電圧■Ｐとして印加され、データバスライン１３
に印加されたデータ信号３２（を圧＋■。）との差の電
圧である電圧（Ｖ＋＋＋ＶＲ）が、液晶セル１７への書
き込み電圧（液晶セル電圧Ｖｊ２ｃ）として印加される
こととなる。

そして、次ラインのスキャンバスラインｌｌｎ＋１にア
ドレス信号Ｓ１ｎ＋１（１ｉｔ圧−ＶＧｐ）が印加され
ることにより、スキャンバスライン１１ｎ＋−１に接続
されたＰチャネル型のＴＦＴ１５がオンし、これによっ
て、当該ラインに配置された液晶セル１７の画素電極２
１には、正の基準電圧パスライン１２ａから正の基準電
圧＋■、がｉｔｉ電圧■７として印加され、データバス
ライン１３に印加されたデータ信号３２（電圧−ＶＯ）
との差の電圧である電圧−（Ｖｓ　＋ＶＲ）が、液晶セ
ル１７への書き込み電圧（液晶セル電圧Ｖｌｃ）として
印加されることとなる。

また、偶数フレームにおいては、各スキャンバスライン
１１に印加されるアドレス信号Ｓ１、オンするＴＰＴ１
４，１５、画素電極２１に印加される電極電圧■２など
が奇数フレームの場合とは逆又は逆極性となり、その結
果、液晶セル１７に印加される液晶セル電圧■ｌＣは、
フレーム毎に反転する。

つまり、各液晶セル１７に対して、フレーム毎に極性の
反転したデータ信号Ｓ２（電圧上ＶＤ）を印加するとと
もに、２種類のＴＰＴ１４．１５をフレーム毎に交互に
オンさせ、オンしたＴＰＴ１４．１５を通じて極性の異
なる基準電圧−ＶＲ＋Ｖえを交互に電極電圧Ｖ１として
印加し、これらの差の電圧（ＶＤ　＋Ｖｌ　）、　　　
（ｖｏ　＋Ｖ。

）を当該液晶セル１７に書き込んで液晶セル電圧Ｖｌｃ
とするものである。

このように、液晶セル１７への書き込み電圧として基準
電圧＋■、が加算されるので、換言すれば基準電圧＋ｖ
Ｒに相当するバイアスが与えられるので、必要な大きさ
の液晶セル電圧Ｖｌｃを得るためのデータ信号Ｓ２の電
圧上ＶＤを小さくすることができる。換言すれば、デー
タ信号Ｓ２の振幅が圧縮される。

したがって、データ信号Ｓ２によって生じるクロストー
クが減少し、表示品質の向上が図られる。

また、アドレス信号Ｓｌの極性がフレーム毎に反転して
いるため、ソース・ゲート間の寄生容量によって生じる
シフト電圧ΔＶｆｆｉｃの極性がフレーム毎に逆方向と
なり、時間的に平均されることによってシフト電圧ΔＶ
ｌｃが打ち消される。

これによって、液晶セル１７に印加される交流電圧中の
直流成分の発生が防止される。

その結果、フリンカーや静止函の残像現象の発生が防止
されて表示品質が向上するとともに、対向マトリクス型
液晶パネルｌの長寿命化が図られる。

なお、電圧＋Ｖ、、、−Ｖ。、±ｖ０、及び基準電圧＋
Ｖ、、−Ｖ、の大きさは、作用の項に記載した（１）（
２）式及び対向マトリクス型液晶パネル１の構造や各部
の特性などに基づいて定められる。

第３図は本発明に係る他の実施例の対向マトリクス型液
晶パネル２を示す等価回路図である。

この対向マトリクス型液晶パネル２においては、行方向
に隣接する液晶セル１７毎に、各ＴＦＴ　１４．１５に
接続される基準電圧パスライン１２の極性を反転させる
構成とした点が、第２図の対向マトリクス型液晶パネル
１と相違している。

第７図は第３図の対向マトリクス型液晶バ享ル２の各部
の信号の波形図である。

第３図及び第７図において、データバスライン１３ｍ、
１３ｍ＋１・・・には、行方向に隣接する液晶セル１７
毎に印加するデータ信号Ｓ２ｍ、Ｓ２ｍ＋１・・・の極
性（電圧上ＶＯ）を反転させるようになっているととも
に、オンしたＴＰＴ１４．１５を通して印加される電極
電圧Ｖ、が行方向に隣接する液晶セル１７毎に異なって
いるため、各液晶セル１７には、その行方向に隣接する
液晶セル１７毎に、電圧（■。十Ｖａ　）　、　　　（
ＶＤ　＋ＶＲ）が交互に書き込まれる。

この実施例の対向マトリクス型液晶パネル２によると、
第２図の対向マトリクス型液晶パネル１による効果に加
えて、行方向に隣接する液晶セル１７毎に、印加するデ
ータ信号Ｓ２の極性が反転するので、フリッカ−の発生
がさらに防止される。

第４図は本発明に係る他の実施例の対向マトリクス型液
晶パネル３を示す等価回路図である。

この対向マトリクス型液晶パネル３においては、スキャ
ンバスライン１１　（ＳＵ、　　ＳＤ）を各液晶セル１
７の上下両側に形成し、２種類のＴＦＴＩ４．１５をそ
れぞれ各スキャンバスライン５ＵＳＤの近辺に形成し、
それぞれのＴＦＴ１４　１５のゲート電極３１を近くの
スキャンバスラインＳＵ、ＳＤに接続する構成とした点
が、第２図の対向マトリクス型液晶パネルｌと相違して
いる。

この対向マトリクス型液晶パネル３の各部の信号の波形
は、第２図の対向マトリクス型液晶パネル１についての
第６図と同様である。

したがって、同一画素の上下に位夏する１組のスキャン
バスラインＳＵ、ＳＤに対しては同一のアドレス信号Ｓ
１が印加され、その極性に応して一方のＴＰＴ１４．１
５がオンする。

この実施例の対向マトリクス型液晶パネル３においては
、第１図の対向マトリクス型液晶パネル１による効果に
加えて、各ＴＦＴ１４，１５のドレン電極３２と基準電
圧パスライン１２との間の電極部の配線長を短くするこ
とができ、ドレン・ソース間の寄生容量を低減させてク
ロストークの発生をさらに減少させるとともに、開口率
の増大を図ることができる。

第５図は本発明に係る他の実施例の対向マトリクス型液
晶パネル４を示す等価回路図である。

この対向マトリクス型液晶パネル４は、第３図の対向マ
トリクス型液晶パネル２に対して、第４図の対向マトリ
クス型液晶パネル３と同様の構成を適用したものである
。

すなわち、対向マトリクス型液晶パネル４においては、
スキャンバスライン１１　（ＳＵ、　　ＳＤ）を各液晶
セル１７の上下両側に形成し、２種類のＴＦＴ１４，１
５をそれぞれ各スキャンバスラインＳＵ、ＳＤの近辺に
形成し、それぞれのＴＰＴ１４．１５のゲート電極３１
を近くのスキャンバスラインＳＵ、ＳＤに接続する構成
とした点、及び、ＴＦＴ１４．１５のドレン電極３２が
、ｌライン毎に異なる極性の基準電圧パスライン１２ａ
１１２ｂに接続されるように構成した点が、第３図の対
向マトリクス型液晶パネル２と相違している。

第８図は第５図の対向マトリクス型液晶パネル４の各部
の信号の波形図である。

第８図において、アドレス信号Ｓｌは、同一のフレーム
においては、各ラインのスキャンバスライン１１に対し
て同一の極性であり、フレーム毎にその極性が反転する
。したがって、データ信号Ｓ２も、同一のデータバスラ
イン１３ｍ、１３ｍ＋１・・・においては１フレーム内
において同極性であり、隣接するデータバスライン１３
ｍ、１３ｍ＋１・・・毎に、またフレーム毎に、その極
性が反転する。

この実施例の対向マトリクス型液晶パネル４においては
、第１図の対向マトリクス型液晶パネル１による効果に
加えて、行方向に隣接する液晶セル１７毎に印加するデ
ータ信号Ｓ２の極性が反転し、フリッカ−の発生がさら
に防止されるとともに、各ＴＦＴ１４，１５のドレン電
極３２と基準電圧パスライン１２との間の電極部の配線
長を短くすることができ、ドレン・ソース間の寄生容量
を低減させてクロストークの発生をさらに減少させ、ま
た、開口率の増大を図ることができる。

また、上述したいずれの対向マトリクス型液晶パネル１
〜４においても、１つの液晶セル１７４２つのＴＰＴ１
４．１５によって駆動する冗長構成となっているので、
ＴＰＴ１４．１５の一方に不良が発生して開放状態にな
った場合、又は短絡状態になってレーザによる切断を行
った場合であっても、他方のＴＰＴ１４．１５によって
液晶セル１７を駆動することができ、表示機能を維持す
ることができる。

上述の実施例においては、各液晶セル１７について２つ
のＴＰＴ１４．１５を用いたが、３個以上を用いてもよ
い。ＴＰＴ１４．１５に代えて、半導体基板を用いたＰ
チャネル型又はＮチャネル型のＭＯＳ）ランジスタなど
としてもよい。また、Ｐチャネル型とＮチャネル型の接
続、又は基準電圧パスライン１２の基準電圧の接続など
を入れ換えて上述した以外の種々の構成とすることがで
き、これらを制御するためのアドレス信号Ｓｌ、データ
信号Ｓ２、及び基準電圧などの極性及び電圧値なども種
々変更することができる。

上述の実施例においては、電気光学素子として液晶を用
いたが、エレクトロルミネッセンス素子、エレクトロク
ロミ・ツク素子など、他の種々の素子を用いることがで
きる。対向マトリクス型液晶パネル１〜４及びその各部
の構造、形状、材質などは、上述した以外の種々のもの
とすることができる。

〔発明の効果〕 本発明によると、対向マトリクス方式のアクティブマト
リクス型表示装置において、クロストークの発生を減少
させて表示品質の向上を図ることができる。

また、アドレス信号の極性をフレーム毎に反転させ、ソ
ース・ゲート間の寄生容量によって生しるシフト電圧を
打ち消すことによって、直流成分の発生を防止してフリ
ンカーや静止画の残像現象の発生を防止することも可能
である。

さらに、スイッチング素子について冗長性を有している
ので、スイッチング素子の一方に不良が発生した場合で
あっても、他方のスイッチング素子によって表示セルを
駆動し表示機能を維持することが可能である。

さらに請求項５記載の発明によると、スイッチング素子
の破割？１１ｔ極の配線長を短くすることができ、寄生
容量を低減させてクロストークの発生をさらに減少させ
るとともに、開口率の増大を図ることができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための等価回路図、 第２図は本発明に係る対向マトリクス型液晶パネルを示
す等価回路図、 第３図乃至第５図は本発明に係る他の実施例の対向マト
リクス型液晶パネルを示す等価回路図、第６図は第２図
及び第４図の対向マトリクス型液晶パネルの各部の信号
の波形図、 第７図は第３図の対向マトリクス型液晶パネルの各部の
信号の波形図、 第８図は第５図の対向マトリクス型液晶パネルの各部の
信号の波形図、 第９図は従来の対向マトリクス型液晶パネルを示す等価
回路図である。 図において、 １〜４は対向マトリクス型液晶パネル（アクティブマト
リクス型表示装置）、 １１、ＳＮ、ＳＰはスキャンバスライン、１２．１２ａ
、１２ｂは基準電圧パスライン、１３はデータバスライ
ン、 １４はＴＰＴ　（スイッチング素子）、１５はＴＰＴ　
（スイッチング素子）、１７は液晶セル（表示セル）、 ２１は画素電極、 ３１はゲート電極（制御電極）、 ３２はドレン電極（被制御電極）、 ３３はソース電極（被制御電極）、 ＋Ｖ、、−Ｖ、は基準電圧である。 代理人　　弁理士　　井　桁　貞 本発明に係る対向マトリクス型液晶パネルを示す等価回
路図第２図 第 図 ｔｏｔ＋Ｌｚｔ３ １．１．１．１３ 第２図及び第４図の対向マトリクス型液晶パネルの各部
の信号の波形図第 図 フレーム　　　　　　フレーム １０１．１，１．　　　　　　　　　１．１．１．１゜
第３図の対向マトリク 第 図 トー１文７１クニｋ・□□５車９す凶フレｔｏｔ＋　ｂ
ｈ　　　　　　　　　　ｔｏｔ＋　ｊｉｂ第 図 第５図の対向マトリクス型液晶パネルの各部の信号の波
形同第 図

Claims (6)

【特許請求の範囲】
1. （１）対向する絶縁基板の一方に設けられた複数のスキ
   ャンバスライン（１１）及び他方に設けられた複数のデ
   ータバスライン（１３）と、マトリクス状に配置された
   画素電極（２１）及び電気光学素子によって形成される
   複数の表示セル（１７）と、 前記各表示セル（１７）を制御するためのスイッチング
   素子（１４）（１５）と を有してなるアクティブマトリクス型表示装置（１）〜
   （４）であって、 前記スイッチング素子（１４）（１５）は、制御電極（
   ３１）に正方向の電圧を印加することによって導通状態
   となるスイッチング素子（１４）と、制御電極（３１）
   に負方向の電圧を印加することによって導通状態となる
   スイッチング素子（１５）との２種類からなり、 前記各画素電極（２１）には、前記２種類のスイッチン
   グ素子（１４）（１５）の一方の各被制御電極（３３）
   （３３）が接続され、前記スイッチング素子（１４）（
   １５）の他方の各被制御電極（３２）（３２）は、異な
   る電圧の基準電圧（＋Ｖ＿Ｒ）（−Ｖ＿Ｒ）を印加する
   ための２種類の基準電圧バスライン（１２ａ）（１２ｂ
   ）のいずれかに接続されてなる ことを特徴とするアクティブマトリクス型表示装置。
2. （２）前記２種類の基準電圧バスライン（１２ａ）（１
   ２ｂ）は、前記スキャンバスライン（１１）と平行に、
   且つ前記画素電極（２１）の配列の１行毎に交互に設け
   られてなることを特徴とする請求項１記載のアクティブ
   マトリクス型表示装置。
3. （３）前記一方のスイッチング素子（１４）の被制御電
   極（３２）には前記２種類の基準電圧（＋Ｖ＿Ｒ）（−
   Ｖ＿Ｒ）の内の一方が、他方のスイッチング素子（１５
   ）の被制御電極（３２）には前記２種類の基準電圧（＋
   Ｖ＿Ｒ）（−Ｖ＿Ｒ）の内の他方が、それぞれ印加され
   てなる ことを特徴とする請求項１又は２記載のアクティブマト
   リクス型表示装置。
4. （４）前記スイッチング素子（１４）（１５）の各被制
   御電極（３２）（３２）には、行方向に配列された１個
   又は複数個の前記表示セル（１７）毎に、異なる基準電
   圧（＋Ｖ＿Ｒ）（−Ｖ＿Ｒ）が交互に印加されてなるこ
   とを特徴とする請求項１又は２記載のアクティブマトリ
   クス型表示装置。
5. （５）前記画素電極（２１）の配列の１行毎に、２本の
   スキャンバスライン（ＳＮ）（ＳＰ）が当該画素電極（
   ２１）の両側に設けられており、 前記２種類のスイッチング素子（１４）（１５）の各制
   御電極（３１）（３１）が、前記各スキャンバスライン
   （ＳＮ）（ＳＰ）に振り分けて接続されてなることを特
   徴とする請求項１又は２記載のアクティブマトリクス型
   表示装置。
6. （６）前記スイッチング素子（１４）（１５）の制御電
   極（３１）に、正方向又は負方向の電圧を１フレーム毎
   に交互に印加し、前記各スイッチング素子（１４）（１
   ５）を１フレーム毎に交互に導通させる ことを特徴とする請求項１から請求項５のいずれか１項
   に記載のアクティブマトリクス型表示装置の制御方法。