JPH0414093A - 表示装置のフルカラー表示回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、平面型表示装置のフルカラー表示回路に関す
るものである。

［発明の概要１ 本発明は、ＯＮ１０　Ｆ　Ｆ制御の駆動回路を使用した
、従来の８色カラー表示方式による平面表示装置を用い
てそのままフルカラー表示させる表示回路を提供しよう
とするものである。即ち、フルカラー表現するため、各
々の複数ビットのカラーデータを、分解することにより
階調表現のウェイト付けを行い、単位時間内に何度表示
データとして駆動されるかにより各々のカラデータに対
して階調表示を実行しフルカラー表示をするものである
。

［従来の技術］ 第４図は、従来の８色カラー表示方式の平面型表示装置
のシステムを示す回路構成図である６第４図において、
４１はパーソナルコンピュータ、４２はインターフェー
ス回路、４３は液晶などの平面型表示装置である。パー
ソナルコンピュータ４１からのカラーデータＲ，Ｇ、Ｂ
、水平同期信号Ｈｓｙｃ、垂直同期信号Ｖｓｙｃなとの
ビデオ信号は、インターフェース回路４２に入力される
。インターフェース回路４２は、前記ビデオ信号から前
記平面型表示装置を動作させるために必要なカラーデー
タＤＡＴＡ、及び、シフトクロック信号ＣＬ２、ラッチ
信号ＣＬ１．フレーム信号ＦＲＭ、極性反転信号Ｍ、等
のインターフェース信号を発生するための回路である。

平面型表示装置４３は、液晶表示素子、またはプラズマ
等を用いた表示素子とそれを駆動するための駆動回路を
内蔵したものである。平面型表示装置４３の駆動回路は
、入力された表示データに対して表示のＯＮ１０　Ｆ　
Ｆ駆動動作をするだけであり、それ自体は階調表示機能
を有していないものである。それ故に、画調表示をする
には、ドツトの０Ｎ１０ＦＦ表示による密度階調手段に
よる方法である。また、駆動回路が、パルス幅変調機能
を有する駆動回路を内蔵した場合が考えられるが、この
場合には、少なくとも１表示画素あたり３ビツトのパラ
レル表示データが必要になるそれ故に、前記述べた駆動
回路の様に表示データを４ビツト或は８ビツトのパラレ
ル転送することができなくなるので、大型のカラー平面
型表示装置を駆動する場合、４倍或は、８倍と言う極め
てデータ転送スピードの早い駆動回路が必要になる。更
に言えば、ＴＰＴ等のアクティブ素子を内蔵した液晶表
示素子を駆動する駆動回路を用いる場合も考えられるが
、この場合に扱われるカラーデータは、ゲイジタル信号
ではなくアナログ信号である。それ故に、前記インター
フェース回路４２の構成自体が異なっているため機能の
汎用化をはかることは、不可能である６ フルカラー表示の他の方法として１表示データをフレー
ム毎に間引きすることにより、ＯＮ表示駆動回数を異な
らせることによりフルカラー表示させる方法がある。ま
た、カラーの色調バランスが適正にマツチング調整でき
ているわけではなかった。

［発明が解決しようとする課題］ 本発明は、前記述べたように、従来の表示ドツトのＯＮ
１０　Ｆ　Ｆ表示動作の駆動回路を用いた場合に、フル
カラー表示動作が、できなかったために表示情報量が十
分ではなかった。フルカラー表示をする場合には、フル
カラー表示専用の駆動回路を内蔵した駆動回路を用いた
り、専用のインターフェース回路を使う必要があり、汎
用性に問題があった。フレーム間引きによる方法におい
ては、ノンアクティブの液晶表示装置において効果があ
るが、非線形抵抗二端子素子を内蔵したアクティブの場
合は、その応答速度がノンアクティブに比べ、１／３程
度に速くなるためフリッカ−が顕著になりフルカラー表
示方法として用いられない等の問題がある。更に、フル
カラー表示の場合には、赤、緑、青色の色調バランスが
良くないためカラーフィルターの膜厚を個々に変えるこ
とによりバランスをとる。或は、各色に対して駆動回路
を独立にして駆動電圧を異ならせる方法をとっていた。

それ故に、製造上におし１て厳しいコントロールのもと
てカラーフィルターのプロセス条件を管理したり、回路
設計および実装を複雑にするといった問題を生じでいた
。

〔課題を解決するための手段ｊ 本発明は、前記述べた問題点を解決するためになされた
ものである。その解決手段は、従来のフレーム間引きに
よる周波数変調によるフルカラー制御方式ではなく、表
示ドツト単位によるデータにより間引きの頻度を変えて
、前記ウェイトずけされた信号によりドツト単位でＯＮ
１０　Ｆ　Ｆデータを制御するものである。そして色調
のバランスは、各色により前記間引きのレイトを異なら
せることにより調整しようとするものである。

〔作用〕

前記述べたように、最小時間間隔である表示ドット単位
による間引きである故に、非線形二端子アクティブパネ
ルの様な応答速度の速いパネルにおいても従来の様なフ
リッカを生しることなく階調表示を実行するものである
。それ故に、フルカラ表示が実現できる。また、間引き
のレイトにより実効電圧を容易に変えられるので色調の
バランスを改善できる。

［実施例１ 第１図は、本発明の一実施例を示すアナログ／ディジタ
ル変換回路図である。第１図において、６１．６２はコ
ンパレータ回路、６５と６８はプルダウン抵抗、６３と
６４及び６６と６７は電圧分割抵抗である。また、ＲＥ
Ｄは赤色のアナログビデオ信号、ＤＯｌＤｌ、Ｄ２は分
解されたディジタル信号である。６９はＤ２のアナログ
／ディジタル変換回路である。次に、本回路の動作につ
いて説明する。ビデオ信号ＲＥＤはコンパレータ回路６
１．６２に入力される。前記電圧分割抵抗６３と６４．
６６と６７の抵抗比は異なって設定されている。それ故
に、その分圧電圧ｖＯ及び。

Ｖｌはレベルが異なりコンパレータ回路６１と６２の基
準電圧として入力される。ここでは、基！１！電圧ｖ１
は、■０より高く設定されていると仮定する。コンパレ
ータ回路６１と６２は、ビデオ信号ＲＥＤとそれぞれの
基準電圧ＶＯ１■１と比較する。前記ビデオ信号ＲＥＤ
の電圧値が、高い場合、その出力電圧は°Ｈ゛となり、
低い時は°Ｌ゛を出力する様に動作する。他のアナログ
／ディジタル変換回路６９も前記と同様の動作をするも
のであるが、基準電圧が他よりも高く設定されている。

それ故に、ビデオ信号ＲＥＤのアナログ信号は、ＤＯ２
Ｄ１及び、Ｄ２のディジタル値に変換される。

第２図は、ドツト間引きの一実施例を説明する波形図で
ある。第２図は３ニア、間引きの場合の波形図を示して
いる。ＤＣＫは、ドツトクロックである。例＾ば、Ｗｌ
はフレームｌの期間内における間引きパターン波形図で
ある。同様に、Ｗ２からＷｌはフレーム２からフレーム
７の間引きパターン波形図を示している。ＷｌからＷｌ
の波形図において°゛Ｈ°゛のレベルは表示ＯＮ、”　
Ｌ　”のレベルは表示ＯＦＦを意味するものである。ド
ツト番号ｌ、２．３・・・２１は、表示パネルのドツト
位置を示すものである。この第２図から判るように、フ
レームｌからフレーム７の期間内において、間引きパタ
ーン波形がフレーム毎に１ドツトシフトすることを繰り
返すので各ドツト位置は均等に３回表示ＯＦＦされてい
ることが理解できる。第３図は、前記第２図の間引きパ
ターン波形を発生するための実施例を示す回路図である
。第３図において、２１はレジスタ回路、２２はシフト
レジスタ回路、２３はリングカウンタ回路、２４はセレ
クタ回路を示している０次に、本回路の動作について説
明する６間引きパターンのデータＧｏ−Ｇ７は前記レジ
スタ回路２１に入力されて、セット信号Ｓｌにより間引
きパターンのデータが記憶される。記憶された間引きパ
ターンは、シフトレジスタ回路２２に出力される。垂直
同期信号Ｖｓｙｃにより前記間引きパターンデータＧＯ
−６７は、シフトレジスタ回路２２にセットされる。ド
ツトクロック信号ＤＣＫにより、セットされた間引きパ
ターンのデータは、ｌクロック毎にシフトされてパラレ
ルデータとしてセレクタ回路２４に出力される。また、
一方前記垂直同期信号Ｖｓｙｃは、前記リングカウンタ
回路２３に入力され、そのパラレル出力のうちいずれか
一つが”　Ｈ”の出力信号を発生し前記セレクタ回路２
４に入力される。セレクタ回路２４は、ＡＮＤ−ＯＲ回
路により構成された選択回路であるため、その出力Ｗｌ
からＷｌは、１フレーム毎に１ドツトタイミングがシフ
トされた前記第２図に示す間引きパターン波形を発生す
るものである。

第５図は、前記した本発明の第３図の間引きパターン発
生回路を用いたフルカラー表示データ発生回路の一実施
例を示す回路図である。第５図において、ＤＣＫは、ド
ツトクロック信号である。

Ｖｓｙｃは垂直同期信号である。ＤＯｌＤｉ、Ｄ２は、
３ビット赤色のカラーデータである。ＧＯ−Ｇ７は、間
引きパターンデータである。５Ｌ−５７は１間引きパタ
ーンデータＧＯ−Ｇ７を各々のレジスタ回路にセットす
るためのデコーダ回路である。３１は、前記カラーデー
タＤＯ１Ｄ１、Ｄ２をデコードするためのデコーダ回路
である。

３２か６３７は前記した間引きパターン波形の間引き比
を例えば１：２．３．７．２・５．１３．１：４．１：
６にセットした間引きパターン波形発生回路である。３
９は前記デコーダ回路３１の出力Ｂｌ−ＢＴと前記間引
きパターン波形発生回路３２−３７の出力Ｆｌ−Ｆ６の
出力を論理積・和するためのＡＮＤ　−ＯＲ回路である
。ＧＳＲは、階調表示するために間引き変調された表示
データである６次に、第５図の動作について説明する。

表示データに同期したドツトクロック信号ＤＣＫと垂直
同期信号Ｖｓｙｃは、前記間引きパターン波形発生回路
３２から３７に共通に入力される。前記間引きパターン
波形発生回路の間引き比は、異なっている。そして各々
、出力Ｆ１からＦ６信号を出力する６また、前記３ビツ
トの表示データは、デコーダ回路３１に入力されデコー
ド出力ＢＯからＢ７を出力する。前記デコーダ出力信号
Ｂ１からＢ７と間引きパターン波形発生回路の出力信号
Ｆ１からＦ６は、それぞれ論理積・和回路３９に入力さ
れる。前記論理積・和回路３９の出力信号ＧＳＲは、デ
ータ間引きされた階調制御信号であり、インターフェー
ス回路に表示データとして人力される。ここで、パネル
の特性により間引きのレイトが最適にセッチングされて
いないとき、階調のレヴエルがリニアに表示されないと
きがある。その様なとき、前記した間引きパターンデー
タＧｏ−Ｇ７とセット信号５ｔ−５７を利用して、個々
のパネル特性との袷込みを実効することができる。

第６図は、本発明のフルカラー表示回路の一実施例を示
す回路図である。５１．５２．５３は各々赤色、緑色、
青色の階調データをデコードするためのデコード回路で
ある６　５７は前記した間弓きテターン波形発生回路で
ある。５４．５５．５６は間引きパターン波形Ｆｌ−Ｆ
６．８ｌ−Ｈ６、Ｊ　１−Ｊ６と各々のデコード出力Ｂ
Ｏ−Ｂ７を論理積・和するＡＮＤ・ＯＲ回路である。第
３図において説明したと同様に各々のカラー表示データ
ＤＯ−Ｄ２は、デコード回路５１．５２．５３によりデ
コード出力ＢＯ−Ｂ７を発生し、ＡＮＤ・ＯＲ回路５４
．５５．５６により間引きパターン波形Ｆｌ−Ｆ６、Ｈ
１−Ｈ６、Ｊ　１−Ｊ６とそれぞれＡＮＤ　−ＯＲされ
る。それ故に、緑色、青色の階調制御信号ＧＳＧ、ＧＳ
Ｂも前記ＧＳＲと同様の動作によって出力され前記カラ
ー表示装置に入力される。前記間引きパターン波形Ｆｌ
−Ｆ６、）ｆｌ−Ｈ６、Ｊｌ−Ｊ６の間引きレイトはカ
ラー色調のバランスを最適化するために間引きレイトは
異なっているものである。

［発明の効果１ 上記述べたように、本発明によれば、最小の時間単位で
あるドツト毎に間引きを行い、それをフレーム毎に間引
きのタイミングをシフト（前記したＷｌからＷｌの様に
）し、それを常に繰り返すので、全表示画面にわたって
均一に間引くことができる。それ故に、応答速度の速い
アクティブパネルにおいてもフリッカを視感することな
くフルカラー表示を行うことが可能となった。それ故に
、パルス幅制御の専用駆動回路を用いなければならない
といった問題を解決することができる様になり、従来の
８色マルチカラー表示装置を用いで、フルカラー表示の
パーソナルコンピュータのソフトがそのまま便用できる
ようになり、用途が拡大する等の、多大な効果を有する
ものである。

更に、間引きレイトにより色調のバランスが容易に実行
されるため、優れた表示品位のフルカラー表示が安価に
低調できる等の多大な効果を有するものである。

【図面の簡単な説明】

第１図は、本発明に用いるアナログ／ディジタル変換回
路を示す図である。 第２図は、間引きパターン波形の一実施例を示す波形図
である。第３図は１間引きパターン発生回路を示す一実
施例の回路図である。第４図は。 従来の８色マルチカラー表示装置のシステム構成を示す
図である。第５図は、本発明に用いる階調表示データ発
生回路の一実施例を示す回路図である。第６図は、本発
明の一実施例を示すフルカラー表示回路の回路図である
。 ２１　　　・　・ ２２　・　・　・　・ ２３　・　・　・　・ ２４　　　・　・ ３２−３７　　・ ３１　・　・　・　・ ３９　・　・　・　・ ４　ｌ　・　・　・　・ ４２　・　・　・　・ ４３　・　・　・　・ ６１　、６２． ６１　、６２ ・レジスタ回路 シフトレジスタ回路 ノングカウンタ回路 ・セレクタ回路 ・間引きパターン波形発生回路 ・デコーダ回路 ・ＡＮＤ−ＯＲ回路 ・パーソナルコンピュータ ・インターフェース回路 ・カラー平面型表示装置 ６６．６７ ・電圧分割抵抗 ・コンパレータ回路 以 間引Ｓパターン発生遮形と茫ｉｉ”ｂｒ：ｎの回路同第
　３　図 従泉の力り−表ホＩ装置の構成図 赤、 締 ★ 本発明のフルカラー表示置局の一実施イテ１と示す同第 圓

Claims (1)

1. 【特許請求の範囲】 １）複数の表示データを用いて平面型表示装置にフルカ
   ラ表示する表示方式において、赤、緑、青色のカラーデ
   ータからなる前記カラーデータは、フルカラー表示する
   ため各々のカラーデータは少なくとも２ビット以上のパ
   ラレルデータに分解するためのアナログ／ディジタル変
   換手段と前記各々のパラレルのカラーデータをデコード
   するためのデコード手段、ドット単位で間引きパターン
   を発生するための複数個の間引きパターン発生手段より
   なり、前記間引きパターン発生手段の間引きレイトは外
   部入力により変更可能な構成からなり前記各々のカラー
   データのデコード手段の出力が、前記複数個の間引きパ
   ターン発生手段の出力を選択する構成とし、選択された
   前記間引きパターン発生手段の信号を各々のカラーデー
   タとすることを特徴とするフルカラー表示回路。 ２）第１項記載のアナログ／ディジタル変換手段はコン
   パレート回路により構成されたことを特徴とするフルカ
   ラー表示回路を