JPH04142816A - Ｐｃｍ音声デコーダ装置 - Google Patents
Ｐｃｍ音声デコーダ装置Info
- Publication number
- JPH04142816A JPH04142816A JP26522690A JP26522690A JPH04142816A JP H04142816 A JPH04142816 A JP H04142816A JP 26522690 A JP26522690 A JP 26522690A JP 26522690 A JP26522690 A JP 26522690A JP H04142816 A JPH04142816 A JP H04142816A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- memory
- interleaving
- bits
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、例えば衛星放送受信装置においてＭ Ｔ Ｓ
Ｃ方式およびＭ ｔＪ Ｓ Ｅ方式の両方に使用し得
るＰＣＭ音声デコーダ装置に関する６（従来の技術） 衛星放送の音声は、ＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ
Ｍｏｄｕｌａｔｉｏｎ）と呼ばれるディジタル信号と
して一定のフＡ−マットに従って伝送されるか、これに
はＮ ’Ｔ’ Ｓ Ｃ方式（昭和５７年度電波技術審技
会答申第４編プレビジョン放送およびＩ” Ｍ放送の技
術的諸問題並ひに放送電波に重畳する緊急警報信号に関
する技術的条件」およＵＭＵＳＥ方式（電気通信技術審
議会、高精ｍ１度プレビジョン委員会報告、平成２年６
月２５１１のｒ高精細度テレビジョン放送に関する技術
的条件−１に関する答申）とがある。
Ｃ方式およびＭ ｔＪ Ｓ Ｅ方式の両方に使用し得
るＰＣＭ音声デコーダ装置に関する６（従来の技術） 衛星放送の音声は、ＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ
Ｍｏｄｕｌａｔｉｏｎ）と呼ばれるディジタル信号と
して一定のフＡ−マットに従って伝送されるか、これに
はＮ ’Ｔ’ Ｓ Ｃ方式（昭和５７年度電波技術審技
会答申第４編プレビジョン放送およびＩ” Ｍ放送の技
術的諸問題並ひに放送電波に重畳する緊急警報信号に関
する技術的条件」およＵＭＵＳＥ方式（電気通信技術審
議会、高精ｍ１度プレビジョン委員会報告、平成２年６
月２５１１のｒ高精細度テレビジョン放送に関する技術
的条件−１に関する答申）とがある。
まず、通常の放送方式であるＮＴＳＣ方式の１；２声フ
ォーマツ１−に、ついて第１図および第５ ＩＵを参照
して説明する。モードにはＡモードと１３モードの２種
類があり、それぞれ音用晶質とチャンネル数か異なって
いる。第７１図（Ｘ（）はＡモード信づ多重化における
ビットインターリーブマトリックス」二でのビット割付
けを示し、第４図（ｂ）はＡモード信号多重化における
ビット分配を示し、第５図（ａ）はＢモード信号多重化
におけるＥツ１〜インターリーブマトリックス］二での
ビット割１ζＪけを示し、第５図（ｂ）はＢモード信号
多重化におけるビット分配を示している。各図に示すよ
うに、■フレームは２０４８ビツトを単位として、ｌ
ｍ５ｆＮ位で伝送される。両モードともＪフレームは１
６ビツ１〜のフレーム同期信号、１６ビツトの制御符号
、１７９２ビツトの音声およびデータ、２２４ビツトの
誤り訂正符号から構成されているが、ＡモードではＪＯ
ピッｌ−Ｘ ３２ザンプル×４チヤンネルおよびレベル
情報であるレンジピット８ビツト×４チヤンネルを加え
て、１３１８ビットか音声データであり、残りの４８０
ピツ１〜か独立データである。また、Ｂモードでは、１
６ビツ１〜×４８サンプル×２チヤンネルにレンジビッ
ト８ビツト×２チヤンネルを加えて、１５６２ビットが
音声データであり、残りの２３０ビツトか独立データで
ある。独立データは音声以外の情報伝送４チヤンネルと
して使用される６エラー訂正および検出はインターリー
ブマ１へソックス上て行単位の６３ピツ１〜について行
われる。
ォーマツ１−に、ついて第１図および第５ ＩＵを参照
して説明する。モードにはＡモードと１３モードの２種
類があり、それぞれ音用晶質とチャンネル数か異なって
いる。第７１図（Ｘ（）はＡモード信づ多重化における
ビットインターリーブマトリックス」二でのビット割付
けを示し、第４図（ｂ）はＡモード信号多重化における
ビット分配を示し、第５図（ａ）はＢモード信号多重化
におけるＥツ１〜インターリーブマトリックス］二での
ビット割１ζＪけを示し、第５図（ｂ）はＢモード信号
多重化におけるビット分配を示している。各図に示すよ
うに、■フレームは２０４８ビツトを単位として、ｌ
ｍ５ｆＮ位で伝送される。両モードともＪフレームは１
６ビツ１〜のフレーム同期信号、１６ビツトの制御符号
、１７９２ビツトの音声およびデータ、２２４ビツトの
誤り訂正符号から構成されているが、ＡモードではＪＯ
ピッｌ−Ｘ ３２ザンプル×４チヤンネルおよびレベル
情報であるレンジピット８ビツト×４チヤンネルを加え
て、１３１８ビットか音声データであり、残りの４８０
ピツ１〜か独立データである。また、Ｂモードでは、１
６ビツ１〜×４８サンプル×２チヤンネルにレンジビッ
ト８ビツト×２チヤンネルを加えて、１５６２ビットが
音声データであり、残りの２３０ビツトか独立データで
ある。独立データは音声以外の情報伝送４チヤンネルと
して使用される６エラー訂正および検出はインターリー
ブマ１へソックス上て行単位の６３ピツ１〜について行
われる。
ところで、衛星放送の音声信号はエラーが数ピッｈ連続
して発生した場合に、これらのエラーを分散させるなめ
に、インターリーブを施して送出される。これは、デー
タの時間的順序を入れ替えることにより行われるもので
あり、第４図（：Ｌ）において横方向に順次メモリに解
き込み、縦方向に順次メモリから読み出して送出するこ
とにより行われる。従って、受ｆ３装置では、その逆の
操作であるデインターリーブを行う必要かある。すなわ
ち、このデインターリーブは縦方向に順次書き込み、横
方向に順次読み出す操作を行うものである６ 一方、ハイビジョンであるＭ ｔＪ Ｓ Ｅ方式の音声
Ｆ） ＣＭ方式のフ詞−マッ１へについて第６図および
第７図を参照して説明する。第６図（ａ）はＡモー１＜
信号多重化にお番９るピッ１〜インターリーブマトリツ
クス上でのピッ１−割当てを示し、第６図（ｂ）はＡモ
ード信号多重化におけるビット分配を示し、第７図（ａ
）はＢモード信号多重化におけるビットインターリーブ
マトリックス上でのピット割当てを示し、第７図（ｂ）
はＢモード信号多重化におけるビット分配を示している
６各国に示すように、■フレームは１３５０ビツトを単
位として、ＮＴＳＣ方式と同様に１ ｍ ｓ ４１位で
伝送される。両モードとも１フレームは１６ビツトのフ
レーム同期信号、２２ビツトの制御符号、１１６８ビツ
トの音声およびデータ、１２８ビツトの誤り訂正符号で
構成され、音声信号のサンプル数およびチャンネル数は
通常放送であるＮ Ｔ Ｓ Ｃ方式の場合と同様である
か、１ザンプル当りのビット数が異なり、Ａモードでは
８ビツトとなり、Ｂモードでは１１ビツトとなっている
。Ｎ Ｔ Ｓ Ｃ方式の音声は通常のＰＣＭデータであ
るか、ＭＵＳＥ方式は差分ＰＣＭ （ＤＰＣＭ）である
。
して発生した場合に、これらのエラーを分散させるなめ
に、インターリーブを施して送出される。これは、デー
タの時間的順序を入れ替えることにより行われるもので
あり、第４図（：Ｌ）において横方向に順次メモリに解
き込み、縦方向に順次メモリから読み出して送出するこ
とにより行われる。従って、受ｆ３装置では、その逆の
操作であるデインターリーブを行う必要かある。すなわ
ち、このデインターリーブは縦方向に順次書き込み、横
方向に順次読み出す操作を行うものである６ 一方、ハイビジョンであるＭ ｔＪ Ｓ Ｅ方式の音声
Ｆ） ＣＭ方式のフ詞−マッ１へについて第６図および
第７図を参照して説明する。第６図（ａ）はＡモー１＜
信号多重化にお番９るピッ１〜インターリーブマトリツ
クス上でのピッ１−割当てを示し、第６図（ｂ）はＡモ
ード信号多重化におけるビット分配を示し、第７図（ａ
）はＢモード信号多重化におけるビットインターリーブ
マトリックス上でのピット割当てを示し、第７図（ｂ）
はＢモード信号多重化におけるビット分配を示している
６各国に示すように、■フレームは１３５０ビツトを単
位として、ＮＴＳＣ方式と同様に１ ｍ ｓ ４１位で
伝送される。両モードとも１フレームは１６ビツトのフ
レーム同期信号、２２ビツトの制御符号、１１６８ビツ
トの音声およびデータ、１２８ビツトの誤り訂正符号で
構成され、音声信号のサンプル数およびチャンネル数は
通常放送であるＮ Ｔ Ｓ Ｃ方式の場合と同様である
か、１ザンプル当りのビット数が異なり、Ａモードでは
８ビツトとなり、Ｂモードでは１１ビツトとなっている
。Ｎ Ｔ Ｓ Ｃ方式の音声は通常のＰＣＭデータであ
るか、ＭＵＳＥ方式は差分ＰＣＭ （ＤＰＣＭ）である
。
Ｍ Ｕ Ｓ Ｅ方式においても、誤りの発生を分散させ
るために、インターリーブをかけて送信されているが、
この場合のインターリーブには、ビットインターリーブ
とワードインターリーブの２段階がある。すなわち、ビ
ットインターリーブはＮＴＳＣ方式と同様に第６図（ａ
）および第７図（仄）において横方向に書き込み、縦方
向に読み出されるが、音声サンプルは図に示すように各
チャンネルｄｉ、ｄ１７．ｄ２．ｄ１８．・・・という
ように時間順序が入れ替わっている。これをワードイン
ターリーブと称し、サンプル単位の並べ替えである。従
って、受信装置では、ビットデインターリーブとワード
デインターリーブの１度のデインターリーブ処理を施す
必要がある。
るために、インターリーブをかけて送信されているが、
この場合のインターリーブには、ビットインターリーブ
とワードインターリーブの２段階がある。すなわち、ビ
ットインターリーブはＮＴＳＣ方式と同様に第６図（ａ
）および第７図（仄）において横方向に書き込み、縦方
向に読み出されるが、音声サンプルは図に示すように各
チャンネルｄｉ、ｄ１７．ｄ２．ｄ１８．・・・という
ように時間順序が入れ替わっている。これをワードイン
ターリーブと称し、サンプル単位の並べ替えである。従
って、受信装置では、ビットデインターリーブとワード
デインターリーブの１度のデインターリーブ処理を施す
必要がある。
（発明が解決しようとする課題）
上述したように、衛星放送において通常のＮＴＳＣ方式
とハイビジョンのＭＵＳＥ方式の両方を受信する受信装
置のＰＣＭ音声デコーダ装置では、両方式のデインター
リーブ処理を行うために多数のメモリを必要とし、非経
済的であるという問題がある。
とハイビジョンのＭＵＳＥ方式の両方を受信する受信装
置のＰＣＭ音声デコーダ装置では、両方式のデインター
リーブ処理を行うために多数のメモリを必要とし、非経
済的であるという問題がある。
本発明は、上記に鑑みてなされたもので、その目的とす
るところは、ＮＴＳＣ方式のビットデインターリーブメ
モリとしてＭＵＳＥ方式のピッ１ヘテインターリーブメ
モリとワードデインターリーブメモリを使用し、経済化
を図ったＰＣＭ音声デコーダ装置を提供することにある
。
るところは、ＮＴＳＣ方式のビットデインターリーブメ
モリとしてＭＵＳＥ方式のピッ１ヘテインターリーブメ
モリとワードデインターリーブメモリを使用し、経済化
を図ったＰＣＭ音声デコーダ装置を提供することにある
。
（課題を解決するための手段）
上記目的を達成するため、本発明のＰＣＭ音声デコーダ
装置は、ビットインターリーブおよびワードインターリ
ーブを施した第１の方式の音声信号およびピッｌ−イン
ターリーブを施した第２の方式の音声信号を受信してデ
インターリーブを行うＰＣＭ音声デコーダ装置てあって
、前記第１の方式の音声信号をビットデインターリーブ
するために使用する第１のメモリと、第１のメモリを使
用してピットデインターリーブされた音声信号をワード
デインターリーブするために使用する第２のメモリと、
前記第２の方式の音声信号をビットデインターリーブす
るために前記第１および第２のメモリを使用し得るよう
に制御する制御手段とを有することを要旨とする。
装置は、ビットインターリーブおよびワードインターリ
ーブを施した第１の方式の音声信号およびピッｌ−イン
ターリーブを施した第２の方式の音声信号を受信してデ
インターリーブを行うＰＣＭ音声デコーダ装置てあって
、前記第１の方式の音声信号をビットデインターリーブ
するために使用する第１のメモリと、第１のメモリを使
用してピットデインターリーブされた音声信号をワード
デインターリーブするために使用する第２のメモリと、
前記第２の方式の音声信号をビットデインターリーブす
るために前記第１および第２のメモリを使用し得るよう
に制御する制御手段とを有することを要旨とする。
（ｔ１ミ用）
本発明のＰＣＭ音声デコーダ装置では、第１の方式の音
声信号をピッＩ・デインターリーブおよびワードデイン
ターリーブするためにそれぞれ使用する第１および第２
のメモリを第２の方式の音声信シナをピットデインター
リーブするために使用し得るように制御している。
声信号をピッＩ・デインターリーブおよびワードデイン
ターリーブするためにそれぞれ使用する第１および第２
のメモリを第２の方式の音声信シナをピットデインター
リーブするために使用し得るように制御している。
（実施例）
以−トー、図面を用いて本発明の実施例について説明す
る。
る。
第１図は本発明の−・実施例に係わるＩ’ ＣＭ ９
ｊｌデコーダ装置の構成を示ず１１１７２図である。同
図に示ずＩ） ＣＭ ′Ｐｉ−声デ：ｒ−タ装置は、Ｍ
Ｕ Ｓ Ｅ方式のピットデインターリーブおよびワー
ドデインターリーブ処理に使用する第１のメモリ５１３
および第２のメモリ５１７′ｌを有し、この両メモリ５
１．３，５１．／１をＮ ’ＶＳ Ｃ方式のピッｌ−イ
ンターリーブ処理にも使用し、これによりメモリの共用
化、経済化、小型化を図るものである。なお、ＭＵＳＥ
方式とＮＴＳＣ方式の切り替えは、端子５０３に供給さ
れるＭＵＳＥ／ＮＴＳＣ切り替え信号により行われる。
ｊｌデコーダ装置の構成を示ず１１１７２図である。同
図に示ずＩ） ＣＭ ′Ｐｉ−声デ：ｒ−タ装置は、Ｍ
Ｕ Ｓ Ｅ方式のピットデインターリーブおよびワー
ドデインターリーブ処理に使用する第１のメモリ５１３
および第２のメモリ５１７′ｌを有し、この両メモリ５
１．３，５１．／１をＮ ’ＶＳ Ｃ方式のピッｌ−イ
ンターリーブ処理にも使用し、これによりメモリの共用
化、経済化、小型化を図るものである。なお、ＭＵＳＥ
方式とＮＴＳＣ方式の切り替えは、端子５０３に供給さ
れるＭＵＳＥ／ＮＴＳＣ切り替え信号により行われる。
更に詳しくは、端子５０３は点線で示すように切り替え
スイッチ５１．０．５１２．５１９，５２０，５２１，
５２７に接続されており、これにより各スイッチは端子
５０３からの切り替え信号により制御され、各スイッチ
がＭ側に切り替わった場合には、ＭＵＳＥ方式となり、
Ｎ１１１１に切り替わった場合には、ＮＴＳＣ方式にな
るようになっている。
スイッチ５１．０．５１２．５１９，５２０，５２１，
５２７に接続されており、これにより各スイッチは端子
５０３からの切り替え信号により制御され、各スイッチ
がＭ側に切り替わった場合には、ＭＵＳＥ方式となり、
Ｎ１１１１に切り替わった場合には、ＮＴＳＣ方式にな
るようになっている。
第１図においては、入力信号は入力端子５０１から入力
され、タロツクはタロツク入力端子５０２から入力され
る。このタロツクは１．３５ Ｍ ｌ−Ｉ２である。入
力端子５０１から入力された入力信号は、同期回路５０
４に供給され、ここで１６ビツトの同期信号か検出され
、同期信号の位置かタイミング発生回路５１８に供給さ
れ、ＰＣＭデコーダ全体のタイミングを規制する。
され、タロツクはタロツク入力端子５０２から入力され
る。このタロツクは１．３５ Ｍ ｌ−Ｉ２である。入
力端子５０１から入力された入力信号は、同期回路５０
４に供給され、ここで１６ビツトの同期信号か検出され
、同期信号の位置かタイミング発生回路５１８に供給さ
れ、ＰＣＭデコーダ全体のタイミングを規制する。
また、入力信号は別に排他的論理和回路（ＸＯＲ）５０
５を通って、ビットデインターリーブ回路５０７に供給
される。なお、ＭＵＳＥ方式では、排他的論理和回路５
０５の一方の入力は切り替えスイッチ５１２を介してア
ースの低レベルに接続されているため、入力信号はその
まま通過してビットデインターリーブ回路５０７に供給
される。
５を通って、ビットデインターリーブ回路５０７に供給
される。なお、ＭＵＳＥ方式では、排他的論理和回路５
０５の一方の入力は切り替えスイッチ５１２を介してア
ースの低レベルに接続されているため、入力信号はその
まま通過してビットデインターリーブ回路５０７に供給
される。
更に、入力信号は制御符号検出回路５２２にもｆノ（給
され、ここで各制御符号か検出される。この制御符号は
Ａモード／Ｂモード等の各モードを示す。
され、ここで各制御符号か検出される。この制御符号は
Ａモード／Ｂモード等の各モードを示す。
前記ビットデインターリーブ回路５０７は、ＭＵ Ｓ
［！、方式の場合には、Ｍ Ｕ Ｓ Ｆ、ピッ１〜デイ
ンターリーブアドレス発生回路５１５からのアドレスに
基づいて第６図（ａ）、第７図（ａ）に示すマトリック
ス通りに第１のメモリ５１３」二に順次縦方向に書き込
み、横方向に読み出して、ビットデインターリーブ処理
を行い、その結果の出力をエラー訂正回路５０８に入力
し、８２ビツトを昨位としてエラー訂正を行う。ここで
、エラー符号は７４ビツトのデータに対し８ビツトのエ
ラーチ〕４ツクビットを１引加しな（８２，７４）ＢＣ
Ｈ符号となっており、Ｊピッ１〜エラーの訂正および２
ヒットエラーの検出か行われる。
［！、方式の場合には、Ｍ Ｕ Ｓ Ｆ、ピッ１〜デイ
ンターリーブアドレス発生回路５１５からのアドレスに
基づいて第６図（ａ）、第７図（ａ）に示すマトリック
ス通りに第１のメモリ５１３」二に順次縦方向に書き込
み、横方向に読み出して、ビットデインターリーブ処理
を行い、その結果の出力をエラー訂正回路５０８に入力
し、８２ビツトを昨位としてエラー訂正を行う。ここで
、エラー符号は７４ビツトのデータに対し８ビツトのエ
ラーチ〕４ツクビットを１引加しな（８２，７４）ＢＣ
Ｈ符号となっており、Ｊピッ１〜エラーの訂正および２
ヒットエラーの検出か行われる。
エラー訂正された信号とエラー検出したことを示すエラ
ーフラグは、ＭＵＳＥ方式の場合には、ワードデインタ
ーリーブ回路５０９を供給される。
ーフラグは、ＭＵＳＥ方式の場合には、ワードデインタ
ーリーブ回路５０９を供給される。
このワードデインターリーブ回路５０９は、切り替えス
イッチ５１９を介して第２のメモリ５１４を使用し、Ｍ
Ｕ Ｓ ＪＥワードデインターリーブアドレス発生回
路からのアドレスに基づいて各チャンネルのサンプルデ
ータを時間順に並べ替え、スイッチ５１０を介してレン
ジ伸長回路５２３に供給する。レンジ伸長回路５２３は
１フレーム内の音声信号レベルに応じて音声信号を圧縮
し、同じに圧縮の度合を示す情報をレンジノｌ′ｉｖ報
として伝送し、受信側ではレンジ情報に応じて音声信号
を伸長し、もとに戻す（準瞬時圧伸方式）。この出力は
エラー補正回路５２４に入力される。ここでは、エラー
訂正回路５０８で訂正できなかったが、エラー検出され
た場合、それを示すエラーフラグにより誤りの発生した
サンプルデータを前サンプルデータで置き換えたり（前
値保持）、または前、後すンプル値の平均値で；Ｖき換
えなり（平均値補正）して、誤りにより発生するノイズ
を抑えている。
イッチ５１９を介して第２のメモリ５１４を使用し、Ｍ
Ｕ Ｓ ＪＥワードデインターリーブアドレス発生回
路からのアドレスに基づいて各チャンネルのサンプルデ
ータを時間順に並べ替え、スイッチ５１０を介してレン
ジ伸長回路５２３に供給する。レンジ伸長回路５２３は
１フレーム内の音声信号レベルに応じて音声信号を圧縮
し、同じに圧縮の度合を示す情報をレンジノｌ′ｉｖ報
として伝送し、受信側ではレンジ情報に応じて音声信号
を伸長し、もとに戻す（準瞬時圧伸方式）。この出力は
エラー補正回路５２４に入力される。ここでは、エラー
訂正回路５０８で訂正できなかったが、エラー検出され
た場合、それを示すエラーフラグにより誤りの発生した
サンプルデータを前サンプルデータで置き換えたり（前
値保持）、または前、後すンプル値の平均値で；Ｖき換
えなり（平均値補正）して、誤りにより発生するノイズ
を抑えている。
エラー補正回路５２４の出力は、Ｉ） ｌ） ＣＭデコ
ーダ５２６に入力され、本来のＰＣＭ信号に戻され、出
力バッフγ５２６で一定の出力フォーマツ１〜に整えら
ｔし、出力鮨）子５１１から出力さり、る６出力はその
後図示しないＤ ／ Ａ変換器を介してアナ１７グ信号
に変換され、音声信号が得られる。
ーダ５２６に入力され、本来のＰＣＭ信号に戻され、出
力バッフγ５２６で一定の出力フォーマツ１〜に整えら
ｔし、出力鮨）子５１１から出力さり、る６出力はその
後図示しないＤ ／ Ａ変換器を介してアナ１７グ信号
に変換され、音声信号が得られる。
Ｎ Ｔ Ｓ Ｃ方式ては、入力が２．０／１８ＭＨｚて
あり、ＭＵＳＥ方式と異なるため、タイミング発生回路
５１８は大幅に切り替える必要かあるか、多くの回路ブ
１．′Ｖツクがその：Ｊ、ままかは若干の切り替えで共
有化できる。
あり、ＭＵＳＥ方式と異なるため、タイミング発生回路
５１８は大幅に切り替える必要かあるか、多くの回路ブ
１．′Ｖツクがその：Ｊ、ままかは若干の切り替えで共
有化できる。
Ｎ ＴＳ Ｃ方式の場合、入力信号は疑似ランダム信号
（ＰＮ）を施されており、これを戻すためにＰＮＮ発註
回路５０５出力を切り替えスイッチ５］２を介して排他
的論理和回路５０５に供給して、入力信号との排他的論
理和を取っている。
（ＰＮ）を施されており、これを戻すためにＰＮＮ発註
回路５０５出力を切り替えスイッチ５］２を介して排他
的論理和回路５０５に供給して、入力信号との排他的論
理和を取っている。
４Ｊ’他的論的論理和５０５からの出力はピッ１ヘデイ
ンターリープ回路５０７に供給される。ピッ１へデイン
ターリーブ回路は、第１および第２のメモリ５１３およ
び５１４を使用するとともに、ＮＴＳＣアドレス発生回
路からのアドレスに基づいて、ビットデインターリーブ
処理を行う。エラー訂正は６３ピツ１〜をｍ位として５
６ビツ１〜のデータに対し７ピツ１〜のエラーチエツク
ピッ１〜を付加した（６３ 、５３ ＞ １３（１−Ｉ
符号となっており、ＭＵＳＥ方式と同様に１ピッ１−エ
ラー訂正、２ピツ１へエラー検出の能力を有する。Ｎ
’Ｔ’ Ｓ Ｃ方式の場合、ワードデインターリーブ回
路５０９はバイパスし、エラー訂正回路５０８からの出
力は、切り替えスイッチ５１０を通って、レンジ伸長回
路５２３、エラー補正回路５２４、出力バッファ回路５
２６を介して出力される。なお、Ｄ Ｉ） ＣＭデコー
ド回路５２５はバイパスされる。
ンターリープ回路５０７に供給される。ピッ１へデイン
ターリーブ回路は、第１および第２のメモリ５１３およ
び５１４を使用するとともに、ＮＴＳＣアドレス発生回
路からのアドレスに基づいて、ビットデインターリーブ
処理を行う。エラー訂正は６３ピツ１〜をｍ位として５
６ビツ１〜のデータに対し７ピツ１〜のエラーチエツク
ピッ１〜を付加した（６３ 、５３ ＞ １３（１−Ｉ
符号となっており、ＭＵＳＥ方式と同様に１ピッ１−エ
ラー訂正、２ピツ１へエラー検出の能力を有する。Ｎ
’Ｔ’ Ｓ Ｃ方式の場合、ワードデインターリーブ回
路５０９はバイパスし、エラー訂正回路５０８からの出
力は、切り替えスイッチ５１０を通って、レンジ伸長回
路５２３、エラー補正回路５２４、出力バッファ回路５
２６を介して出力される。なお、Ｄ Ｉ） ＣＭデコー
ド回路５２５はバイパスされる。
次に、ビットデインターリーブおよびワードデインター
リーブ処理について第２図および第３図を参照して詳し
く説明する。デインターリーブを行うには、書き込みと
読み出しを分雛するため、インターリ−ノブ１フツクの
二倍のメモリエリアを必要とする６例えば、ページＯへ
１フレームのデータを書き込むとすると、ページ１のデ
ータを読み出すという其合いである。Ｍ Ｕ Ｓ Ｅ方
式の場合、ビットデインターリーブでは、第２図（ａ）
に示すように、８２ビツトｘ ｉ ６ビツ１−×２ペー
ジ２６２／′Ｕピッ）・か必要である。ワードインター
リーブでは、Ａモードでは、８ピツ１〜×４チヤンネル
×３２ザンプル×２ページ−２０４８ピツ１へ、Ｂモー
ドでは、１１ビツト×２チヤンネル×４８ザンプル×２
ベージ−＝２１１２ピッ１〜か必要であるが、Ａモード
とＢモードとの違い、また後でエラー抽圧に必要なエラ
ーフラグも必要なことから、ワードインターリーブメモ
リとして、第２図（ｂ）（Ｃ）に示すように、１２ピツ
ト×８ワード×１６ビツト×２ページ−３０７２ビツト
を使用し、Ａモード時は〜音声８ビット十エラーフラグ
１ピッ１〜・−９ピッ１−を１ワードとし、９ビット×
８ワードとして使用し、１３モードの時は、音声１１ピ
ツ１〜トエラーフラグ１ビツト−１２ビツトを１ワード
とし、１２ビツト×６ワードとして使用する。
リーブ処理について第２図および第３図を参照して詳し
く説明する。デインターリーブを行うには、書き込みと
読み出しを分雛するため、インターリ−ノブ１フツクの
二倍のメモリエリアを必要とする６例えば、ページＯへ
１フレームのデータを書き込むとすると、ページ１のデ
ータを読み出すという其合いである。Ｍ Ｕ Ｓ Ｅ方
式の場合、ビットデインターリーブでは、第２図（ａ）
に示すように、８２ビツトｘ ｉ ６ビツ１−×２ペー
ジ２６２／′Ｕピッ）・か必要である。ワードインター
リーブでは、Ａモードでは、８ピツ１〜×４チヤンネル
×３２ザンプル×２ページ−２０４８ピツ１へ、Ｂモー
ドでは、１１ビツト×２チヤンネル×４８ザンプル×２
ベージ−＝２１１２ピッ１〜か必要であるが、Ａモード
とＢモードとの違い、また後でエラー抽圧に必要なエラ
ーフラグも必要なことから、ワードインターリーブメモ
リとして、第２図（ｂ）（Ｃ）に示すように、１２ピツ
ト×８ワード×１６ビツト×２ページ−３０７２ビツト
を使用し、Ａモード時は〜音声８ビット十エラーフラグ
１ピッ１〜・−９ピッ１−を１ワードとし、９ビット×
８ワードとして使用し、１３モードの時は、音声１１ピ
ツ１〜トエラーフラグ１ビツト−１２ビツトを１ワード
とし、１２ビツト×６ワードとして使用する。
１／Ｉ
なお、第２図において、斜線を施した部分は使用しない
部分である。
部分である。
Ｎ Ｔ Ｓ Ｃ方式の場合には、ワードデインターリー
ブは必要ないか、ピッ１〜デインターリーブは、６３ピ
ツ１〜×３２ピツ１〜×２ベージ−／ｌ Ｏ３２ピツ１
〜が必要である。従って、第３図に示すように、ビット
デインターリーブ用の第１のメモリ５１３とワードデイ
ンターリーブ用の第２のメモリ５１４の両方をＮ Ｔ’
Ｓ Ｃ用ピッＩ・ゲインターリーブ用のメモリとして
使用する。具体的には、第１のメモリを６３ピツ１〜×
３２ピツトの１ペ一ジ分のメモリとして使用し、第２の
メモリは縦横を入れ朴える等の若七のアドレス線の入れ
替えを行い、８ビツト×４ワード×６３ピツトの１ペ一
ジ分のメモリとして使用する。このように使用すること
により、ＮＴＳＣ方式用のメモリを特別に追加する必要
かなくなる。
ブは必要ないか、ピッ１〜デインターリーブは、６３ピ
ツ１〜×３２ピツ１〜×２ベージ−／ｌ Ｏ３２ピツ１
〜が必要である。従って、第３図に示すように、ビット
デインターリーブ用の第１のメモリ５１３とワードデイ
ンターリーブ用の第２のメモリ５１４の両方をＮ Ｔ’
Ｓ Ｃ用ピッＩ・ゲインターリーブ用のメモリとして
使用する。具体的には、第１のメモリを６３ピツ１〜×
３２ピツトの１ペ一ジ分のメモリとして使用し、第２の
メモリは縦横を入れ朴える等の若七のアドレス線の入れ
替えを行い、８ビツト×４ワード×６３ピツトの１ペ一
ジ分のメモリとして使用する。このように使用すること
により、ＮＴＳＣ方式用のメモリを特別に追加する必要
かなくなる。
ところで、メモリはデータピッ１〜数×ワード数とによ
り規定される。本実施例では、第１のメモリは８ピツ１
〜×３２８ワード、第２のメモリは１２ピツ１〜×２５
６ワードとしている。本来、１ピツ１〜Ｘ ｎワードの
メモリては、可能であるか、処理効率の点から上述した
メモリ構成とした。また、一般にワード数はアドレス線
数ｎに対して２°のタイプ力踏ｉ′通′ζあるが、集積
回路化する場合は、無駄なメモリは削り、できる限り、
小さいメモリとすることも必要である。
り規定される。本実施例では、第１のメモリは８ピツ１
〜×３２８ワード、第２のメモリは１２ピツ１〜×２５
６ワードとしている。本来、１ピツ１〜Ｘ ｎワードの
メモリては、可能であるか、処理効率の点から上述した
メモリ構成とした。また、一般にワード数はアドレス線
数ｎに対して２°のタイプ力踏ｉ′通′ζあるが、集積
回路化する場合は、無駄なメモリは削り、できる限り、
小さいメモリとすることも必要である。
本実施例を採用した場合のメモリ容置の削減について説
明する。Ｍ Ｕ Ｓ Ｅ方式では、少なくともピッ１−
ゲインターリーブ用に２６２ ／］ピッ１へを必要とし
、ワードデインターリーブ用に２１１２ビットを必要と
するのに対して、Ｎ ＴＳ Ｃ方式では、少なくともビ
ットゲインターリーブ用に４０３２ピツ１〜を必要とす
る。ここで、ピッｌ−ゲインターリーブのみを共有化し
た場合には、４０３２ピッ１−１−２１１．２ピツ１〜
を必要とし、１２１２ピツＩへの追加が必要となる。こ
れに対して、本実施例では、ピッ１−ア、インターリー
ブ用に２６２４ピツ１〜を必要とし、ワードゲインター
リーブ用に２１１２ビツトを必要とするたけであり、メ
モリ界域を削減することかでき、ＩＣチップザイスの低
減、価格の低減を図ることかできる。
明する。Ｍ Ｕ Ｓ Ｅ方式では、少なくともピッ１−
ゲインターリーブ用に２６２ ／］ピッ１へを必要とし
、ワードデインターリーブ用に２１１２ビットを必要と
するのに対して、Ｎ ＴＳ Ｃ方式では、少なくともビ
ットゲインターリーブ用に４０３２ピツ１〜を必要とす
る。ここで、ピッｌ−ゲインターリーブのみを共有化し
た場合には、４０３２ピッ１−１−２１１．２ピツ１〜
を必要とし、１２１２ピツＩへの追加が必要となる。こ
れに対して、本実施例では、ピッ１−ア、インターリー
ブ用に２６２４ピツ１〜を必要とし、ワードゲインター
リーブ用に２１１２ビツトを必要とするたけであり、メ
モリ界域を削減することかでき、ＩＣチップザイスの低
減、価格の低減を図ることかできる。
以り説明したように、本発明によれば、第１の方式の音
声信号をピッｌ−デインターリーブおよびワードデイン
ターリーブするためにそれぞれ使用する第１および第２
のメモリを第２の方式の音声信号をピッ１〜デインター
リーブするために使用し得るように制御しているので、
メモリを共有化して、メモリ容量を削減することかでき
るため、例えばＩＣメモリで構成した場合にはチップサ
イズを小さくすることかできるとともに、経済化を図る
ことかできる。
声信号をピッｌ−デインターリーブおよびワードデイン
ターリーブするためにそれぞれ使用する第１および第２
のメモリを第２の方式の音声信号をピッ１〜デインター
リーブするために使用し得るように制御しているので、
メモリを共有化して、メモリ容量を削減することかでき
るため、例えばＩＣメモリで構成した場合にはチップサ
イズを小さくすることかできるとともに、経済化を図る
ことかできる。
第１図は本発明の一実施例に係わるＰＣＭ音声デコーダ
装置の構成を示すブロック図、第２図はＭＵＳＥ方式に
おりるメモリマツプを示す説明図、第３図はＮ Ｔ Ｓ
Ｃ方式におＧ′Ｉるメモリマツプを示す説明図、第４
図および第５図はＮ ’ＶＳ Ｃ方式の音声信号のフォ
ーマツ１〜を示す説明図、第６図および第７図はこの音
声信号のフォーマツ１〜を示す説明図である。 ５０７・・・ピッ１〜デインターリーブ回路、５０８・
・・エラ−６１正回路、 ５０ ’、）・・・ワードゲインターリーブ回路、５１
３・・・第１のメモリ、 ５１４・・・第２のメモリ、 ５１５・・・Ｍ Ｕ Ｓ １？、ピッｌ−デインターリ
ーブアドレス発生回路、 ５１６・・・Ｎ′ｒＳＣアトＩ／ス発生回路、５１７・
・・Ｍ Ｕ Ｓ Ｅワードデインターリーブ７°ドレス
発生回路。
装置の構成を示すブロック図、第２図はＭＵＳＥ方式に
おりるメモリマツプを示す説明図、第３図はＮ Ｔ Ｓ
Ｃ方式におＧ′Ｉるメモリマツプを示す説明図、第４
図および第５図はＮ ’ＶＳ Ｃ方式の音声信号のフォ
ーマツ１〜を示す説明図、第６図および第７図はこの音
声信号のフォーマツ１〜を示す説明図である。 ５０７・・・ピッ１〜デインターリーブ回路、５０８・
・・エラ−６１正回路、 ５０ ’、）・・・ワードゲインターリーブ回路、５１
３・・・第１のメモリ、 ５１４・・・第２のメモリ、 ５１５・・・Ｍ Ｕ Ｓ １？、ピッｌ−デインターリ
ーブアドレス発生回路、 ５１６・・・Ｎ′ｒＳＣアトＩ／ス発生回路、５１７・
・・Ｍ Ｕ Ｓ Ｅワードデインターリーブ７°ドレス
発生回路。
Claims (1)
- ビットインターリーブおよびワードインターリーブを施
した第１の方式の音声信号およびビットインターリーブ
を施した第２の方式の音声信号を受信してデインターリ
ーブを行うＰＣＭ音声デコーダ装置であって、前記第１
の方式の音声信号をビットデインターリーブするために
使用する第１のメモリと、第１のメモリを使用してビッ
トデインターリーブされた音声信号をワードデインター
リーブするために使用する第２のメモリと、前記第２の
方式の音声信号をビットデインターリーブするために前
記第１および第２のメモリを使用し得るように制御する
制御手段とを有することを特徴とするＰＣＭ音声デコー
ダ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02265226A JP3103098B2 (ja) | 1990-10-04 | 1990-10-04 | Ｐｃｍ音声デコーダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02265226A JP3103098B2 (ja) | 1990-10-04 | 1990-10-04 | Ｐｃｍ音声デコーダ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04142816A true JPH04142816A (ja) | 1992-05-15 |
| JP3103098B2 JP3103098B2 (ja) | 2000-10-23 |
Family
ID=17414280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02265226A Expired - Fee Related JP3103098B2 (ja) | 1990-10-04 | 1990-10-04 | Ｐｃｍ音声デコーダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3103098B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07288479A (ja) * | 1994-04-18 | 1995-10-31 | Nec Corp | 誤り訂正連接符号化方法及び装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07155495A (ja) * | 1993-12-03 | 1995-06-20 | K S P:Kk | 物干しの支柱取り付け台 |
-
1990
- 1990-10-04 JP JP02265226A patent/JP3103098B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07288479A (ja) * | 1994-04-18 | 1995-10-31 | Nec Corp | 誤り訂正連接符号化方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3103098B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3217307B2 (ja) | 無線送信装置 | |
| JPS61264599A (ja) | 半導体記憶装置 | |
| JP2000151426A (ja) | インターリーブ・デインターリーブ回路 | |
| JP3255681B2 (ja) | 符号化／復号化回路 | |
| US6704848B2 (en) | Apparatus for controlling time deinterleaver memory for digital audio broadcasting | |
| US6192493B1 (en) | Data element interleaving/deinterleaving | |
| CN1132367C (zh) | 用于数字信号帧的数据纠错方法及使用该方法的装置 | |
| US8139428B2 (en) | Method for reading and writing a block interleaver and the reading circuit thereof | |
| JP3103098B2 (ja) | Ｐｃｍ音声デコーダ装置 | |
| JP2000507063A (ja) | 受信機、ディインターリーブ手段および削減された時間ディインターリーブメモリ方法 | |
| US7526712B2 (en) | Deinterleaving apparatus and method using inner memory and outer memory | |
| US5568494A (en) | Encoding or decoding device comprising a paged memory | |
| JP2000332618A (ja) | 通信システム、送信機および受信機、ならびに通信方法 | |
| JPH03242027A (ja) | インターリーブを付加した並列誤り訂正方式 | |
| JP2718108B2 (ja) | インターリーブ回路 | |
| JP2597873B2 (ja) | 音声デコーダ | |
| HK1043886B (zh) | 通過組塊分配降低去交織器存儲需求的系統和方法 | |
| JP2703771B2 (ja) | デインタリーブ回路 | |
| JPH0974361A (ja) | 変復調装置 | |
| JPS6133306B2 (ja) | ||
| JP2763413B2 (ja) | 誤り訂正符号の符号器ならびに符号化方法およびその復号器ならびに復号方法 | |
| JPH08214028A (ja) | データ形成方法、データ再生方法、データ形成再生方法、データ形成装置、データ再生装置およびディスク | |
| EP0320545B2 (en) | Television transmission system with stereo sound | |
| JPS59176986A (ja) | デイジタルデ−タ伝送装置 | |
| KR100188142B1 (ko) | 콘벌루션 디인터리버의 빠른 동기화를 위한 메모리 억세스 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |