JPH04143690A - 放射線認識回路を用いた電子回路 - Google Patents
放射線認識回路を用いた電子回路Info
- Publication number
- JPH04143690A JPH04143690A JP2266828A JP26682890A JPH04143690A JP H04143690 A JPH04143690 A JP H04143690A JP 2266828 A JP2266828 A JP 2266828A JP 26682890 A JP26682890 A JP 26682890A JP H04143690 A JPH04143690 A JP H04143690A
- Authority
- JP
- Japan
- Prior art keywords
- radiation
- circuit
- error
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005855 radiation Effects 0.000 title claims description 29
- 230000015654 memory Effects 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 6
- 230000035945 sensitivity Effects 0.000 claims description 2
- 230000005260 alpha ray Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Measurement Of Radiation (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
- Light Receiving Elements (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は放射線認識回路及びそれを用いた電子回路に関
し、特に宇宙線量の増減の大きい宇宙空間で使用される
電子回路に用いて好適な放射線認識回路に関するもので
ある。
し、特に宇宙線量の増減の大きい宇宙空間で使用される
電子回路に用いて好適な放射線認識回路に関するもので
ある。
従来技術
通信衛星等宇宙空間で使用される電子機器においては、
放射線、例えばα線量の増減が大きいために、設計の際
に最悪の状況を想定する必要がある。そのために、実際
の使用環境では十分すぎる冗長性をハードウェア的に備
えておく必要が生じる。
放射線、例えばα線量の増減が大きいために、設計の際
に最悪の状況を想定する必要がある。そのために、実際
の使用環境では十分すぎる冗長性をハードウェア的に備
えておく必要が生じる。
また、不良が発生した場合、この不良が使用環境におけ
るα線量によるものか、他の要因によるものかの判別が
困難であり、その不良解析に時間がかかるという欠点が
ある。
るα線量によるものか、他の要因によるものかの判別が
困難であり、その不良解析に時間がかかるという欠点が
ある。
発明の目的
そこで、本発明はこの様な従来技術の欠点を解決すべく
なされたものであって、その目的とするところは、α線
等の放射線量の認識をなすことが可能な放射線認識回路
を提供することにある。
なされたものであって、その目的とするところは、α線
等の放射線量の認識をなすことが可能な放射線認識回路
を提供することにある。
本発明の他の目的は、放射線量の認識を可能として、こ
の認識された結果に応じて回路の冗長性を変更できるよ
うにした電子回路を提供することである。
の認識された結果に応じて回路の冗長性を変更できるよ
うにした電子回路を提供することである。
発明の構成
本発明による放射線認識回路は、所定データを予め格納
したメモリと、前記メモリから順次データを読出す読出
し制御手段と、この読出しデータのエラーピットを検出
してこのエラーピットが所定数に達したときにエラー出
力を発生するエラー検出手段とを含み、前記エラー出力
により放射線量の認識をなすようにしたことを特徴とし
ている。
したメモリと、前記メモリから順次データを読出す読出
し制御手段と、この読出しデータのエラーピットを検出
してこのエラーピットが所定数に達したときにエラー出
力を発生するエラー検出手段とを含み、前記エラー出力
により放射線量の認識をなすようにしたことを特徴とし
ている。
本発明による電子回路は、放射線に対する信頼性を向上
させるべく設けられた冗長回路と、所定データを予め格
納したメモリ、前記メモリから順次データを読出す読出
し制御手段、この読出しデータのエラーピットを検出し
てこのエラーピットが所定数に達したときにエラー出力
を発生するエラー検出手段からなる放射線検出回路と、
前記エラー出力に応じて前記冗長回路の冗長性を変更制
御する制御手段とを含むことを特徴としている。
させるべく設けられた冗長回路と、所定データを予め格
納したメモリ、前記メモリから順次データを読出す読出
し制御手段、この読出しデータのエラーピットを検出し
てこのエラーピットが所定数に達したときにエラー出力
を発生するエラー検出手段からなる放射線検出回路と、
前記エラー出力に応じて前記冗長回路の冗長性を変更制
御する制御手段とを含むことを特徴としている。
実施例
次に本発明について図面を用いて説明する。
第１図は本発明の実施例によるα線認識回路のブロック
図である。アドレス制御回路１はクロック信号に同期し
てＳＲＡＭ ３のアドレスを初期値“０゜から順次イン
クリメントして生成するものである。
図である。アドレス制御回路１はクロック信号に同期し
てＳＲＡＭ ３のアドレスを初期値“０゜から順次イン
クリメントして生成するものである。
データ制御回路２はクロック信号に同期してＳｌ？ＡＭ
３に対してデータの書込み読出し制御を行うものであり
、データ書込み時には予め定められたブタパターン（本
例ではオール“０゛）を書込む。
３に対してデータの書込み読出し制御を行うものであり
、データ書込み時には予め定められたブタパターン（本
例ではオール“０゛）を書込む。
また、データ読出し時には、エラーピットの有無を検出
して、そのエラーピットの数に応じてエラー信号出力を
生成するものである。
して、そのエラーピットの数に応じてエラー信号出力を
生成するものである。
ＳＲＡＭ （スタティックランダムアクセスメモリ）３
は動作電源をＶｃｃとするメモリＩＣであり、α線に対
して弱いメモリとする必要がある。具体的には、メモリ
ＩＣパッケージが薄く、セルの保持電荷が小さいものを
選んでおく必要がある。
は動作電源をＶｃｃとするメモリＩＣであり、α線に対
して弱いメモリとする必要がある。具体的には、メモリ
ＩＣパッケージが薄く、セルの保持電荷が小さいものを
選んでおく必要がある。
かかる構成において、クロック信号に従ってアドレス制
御回路１はアドレスを“０”から１づつインクリメント
してＳＲＡＭ３へ供給する。データ制御回路２はＷＥ（
ライトイネーブル）信号を“０゜としてＳＲＡＭ ３を
書込み状態に制御し、上記アドレスに従ってＳＲＡＭ
３の各ビットに順次“０”ノテータを書込んでいく。
御回路１はアドレスを“０”から１づつインクリメント
してＳＲＡＭ３へ供給する。データ制御回路２はＷＥ（
ライトイネーブル）信号を“０゜としてＳＲＡＭ ３を
書込み状態に制御し、上記アドレスに従ってＳＲＡＭ
３の各ビットに順次“０”ノテータを書込んでいく。
データ制御回路２は、ＳＲＡＭ ３の全ビットに“０”
が書込まれたら、その後にＷＥ倍信号“１”として読出
し状態とする。このとき、アドレス制御回路１はクロッ
ク信号に従って再びアドレスを“Ｏ゛から順次１づつイ
ンクリメントし、ＳＲＡＭ ３の全ビットのデータを読
出すのである。
が書込まれたら、その後にＷＥ倍信号“１”として読出
し状態とする。このとき、アドレス制御回路１はクロッ
ク信号に従って再びアドレスを“Ｏ゛から順次１づつイ
ンクリメントし、ＳＲＡＭ ３の全ビットのデータを読
出すのである。
この間データ制御回路２は読出しデータのエラーピット
を検出しており、“１”があればＳＲＡＭ ３のデータ
が変化したことになるので、このエラーピットの発生数
をカウントする。このエラーピット発生数が予め定めら
れた１以上の所定値になると、エラー信号として外部へ
報告されるようになっている。
を検出しており、“１”があればＳＲＡＭ ３のデータ
が変化したことになるので、このエラーピットの発生数
をカウントする。このエラーピット発生数が予め定めら
れた１以上の所定値になると、エラー信号として外部へ
報告されるようになっている。
ＳＲＡＭ ３のα線耐量は動作電圧Ｖｃｃに依存して大
きく変化するので、ＶＣＣの電圧値を変化させることに
よりα線に対する回路の感度を変えることができる。ま
た、エラーピットの発生数をカウントする閾値を変化さ
せるようにしても良い。
きく変化するので、ＶＣＣの電圧値を変化させることに
よりα線に対する回路の感度を変えることができる。ま
た、エラーピットの発生数をカウントする閾値を変化さ
せるようにしても良い。
第２図は第１図のα線認識回路を用いた本発明の実施例
による電子回路のブロック図である。本実施例の電子回
路は、第１図に示したα線認識部１０と、アドレス制御
部１１と、メモリＩ Ｃ１２゜１３と、データ制御部１
４とからなっている。
による電子回路のブロック図である。本実施例の電子回
路は、第１図に示したα線認識部１０と、アドレス制御
部１１と、メモリＩ Ｃ１２゜１３と、データ制御部１
４とからなっている。
α線認識部１０によりエラー信号が発生されていない場
合、アドレス制御部１１及びデータ制御部１４は共にメ
モリＩＣ１２，１３を別のアドレス空間のメモリとして
認識しており、上位アドレスによりＣ８（チップセレク
ト）信号を生成してメモリＩＣ１２，１３のいずれかの
アドレス空間を選択的にアクセス自在となっている。
合、アドレス制御部１１及びデータ制御部１４は共にメ
モリＩＣ１２，１３を別のアドレス空間のメモリとして
認識しており、上位アドレスによりＣ８（チップセレク
ト）信号を生成してメモリＩＣ１２，１３のいずれかの
アドレス空間を選択的にアクセス自在となっている。
α認識部１０においてエラー信号が発生された場合、α
線が多いと認識されることから、回路全体を高信頼性モ
ードとする必要がある。
線が多いと認識されることから、回路全体を高信頼性モ
ードとする必要がある。
そこで、先ずメモリＩＣｌ３の内容を外部装置に転送し
、メモリＩＣ１２の内容をメモリＩＣｌ３にコピーする
処理を行う。そして、アドレス制御部１１及びデータ制
御部１４はメモリＩＣ１２と１３とを同一のアドレス空
間を有するメモリと認識し、Ｃ８信号を両方共同−とみ
なしてアクセス処理を行うようにするのである。
、メモリＩＣ１２の内容をメモリＩＣｌ３にコピーする
処理を行う。そして、アドレス制御部１１及びデータ制
御部１４はメモリＩＣ１２と１３とを同一のアドレス空
間を有するメモリと認識し、Ｃ８信号を両方共同−とみ
なしてアクセス処理を行うようにするのである。
従って、メモリＩＣ１２と１３とは二重化された状態と
なり冗長性が増大して、信頼性が向上する。よって、両
メモリＩＣから読出したデータが互いに異なる場合には
、パリティによりエラー発生した方のデータを無視し、
正しい方のデータを外部へ読出すようにする。エラー発
生したデータは書直しておくことは勿論である。
なり冗長性が増大して、信頼性が向上する。よって、両
メモリＩＣから読出したデータが互いに異なる場合には
、パリティによりエラー発生した方のデータを無視し、
正しい方のデータを外部へ読出すようにする。エラー発
生したデータは書直しておくことは勿論である。
データ書込み時には両メモリＩＣには同一のデータを書
込むことになり、従って通常の動作時と比較してアドレ
ス空間は半分になるものの信頼性は倍に向上する。
込むことになり、従って通常の動作時と比較してアドレ
ス空間は半分になるものの信頼性は倍に向上する。
尚、上記実施例ではα線認識回路をメモリ装置に適用し
た例を示したが、他の電子回路に適用できることは明ら
かである。また、α線の認識を例に説明したが他の放射
線であっても良い。
た例を示したが、他の電子回路に適用できることは明ら
かである。また、α線の認識を例に説明したが他の放射
線であっても良い。
発明の効果
叙上の如く、本発明によれば、メモリＩＣを放射線認識
のために用い、そのメモリビットのエラー発生状態に応
じて外部環境の放射線量を認識することができるので、
それに対処するハードウェアの構成を変更できるという
効果がある。
のために用い、そのメモリビットのエラー発生状態に応
じて外部環境の放射線量を認識することができるので、
それに対処するハードウェアの構成を変更できるという
効果がある。
特に、放射線認識部を放射線がシールドされていない外
部に設置し、電子回路に使用されているＩＣよりも更に
放射線耐力が弱いＩＣをその放射線認識部に使用すれば
、その認識結果に応じて回路の信頼性を変更制御できる
ことになり、回路の外部からの放射線による誤動作を未
然に防止でき、外部環境による不具合を切分けることが
容易になる。
部に設置し、電子回路に使用されているＩＣよりも更に
放射線耐力が弱いＩＣをその放射線認識部に使用すれば
、その認識結果に応じて回路の信頼性を変更制御できる
ことになり、回路の外部からの放射線による誤動作を未
然に防止でき、外部環境による不具合を切分けることが
容易になる。
第１図は本発明の実施例の回路ブロック図、第２図は第
１図の回路を用いた電子回路のプロ・ツク図である。 主要部分の符号の説明 １・・・・・・アドレス制御回路 ２・・・・・・データ制御回路 ３・・・・・・ＳＲＡＭ １０・・・・・・α線認識部 １２．１３・・・・・・メモリＩＣ
１図の回路を用いた電子回路のプロ・ツク図である。 主要部分の符号の説明 １・・・・・・アドレス制御回路 ２・・・・・・データ制御回路 ３・・・・・・ＳＲＡＭ １０・・・・・・α線認識部 １２．１３・・・・・・メモリＩＣ
Claims (3)
- （１）所定データを予め格納したメモリと、前記メモリ
から順次データを読出す読出し制御手段と、この読出し
データのエラービットを検出してこのエラービットが所
定数に達したときにエラー出力を発生するエラー検出手
段とを含み、前記エラー出力により放射線の認識をなす
ようにしたことを特徴とする放射線認識回路。 - （２）前記メモリの動作電源を変化自在として放射線に
対する感度を制御自在としたことを特徴とする請求項１
記載の放射線認識回路。 - （３）放射線に対する信頼性を向上させるべく設けられ
た冗長回路と、 所定データを予め格納したメモリ、前記メモリから順次
データを読出す読出し制御手段、この読出しデータのエ
ラービットを検出してこのエラービットが所定数に達し
たときにエラー出力を発生するエラー検出手段からなる
放射線検出回路と、前記エラー出力に応じて前記冗長回
路の冗長性を変更制御する制御手段とを含むことを特徴
とする電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266828A JP2699640B2 (ja) | 1990-10-04 | 1990-10-04 | 放射線認識回路を用いた電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266828A JP2699640B2 (ja) | 1990-10-04 | 1990-10-04 | 放射線認識回路を用いた電子回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04143690A true JPH04143690A (ja) | 1992-05-18 |
| JP2699640B2 JP2699640B2 (ja) | 1998-01-19 |
Family
ID=17436218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266828A Expired - Lifetime JP2699640B2 (ja) | 1990-10-04 | 1990-10-04 | 放射線認識回路を用いた電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699640B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087882A (zh) * | 2009-12-02 | 2011-06-08 | Lsi公司 | 闭环软错误率灵敏度控制 |
| JP2018049610A (ja) * | 2016-09-16 | 2018-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器およびその駆動方法 |
| CN117311306A (zh) * | 2022-06-28 | 2023-12-29 | 丰田自动车株式会社 | 控制装置及具备控制装置的移动体、控制方法、以及记录了程序的记录介质 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7499308B2 (en) * | 2007-03-21 | 2009-03-03 | International Business Machines Corporation | Programmable heavy-ion sensing device for accelerated DRAM soft error detection |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251284U (ja) * | 1985-09-20 | 1987-03-30 | ||
| JPS63124987A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 多次元半導体α線検出装置 |
| JPS6433087U (ja) * | 1987-08-21 | 1989-03-01 |
-
1990
- 1990-10-04 JP JP2266828A patent/JP2699640B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251284U (ja) * | 1985-09-20 | 1987-03-30 | ||
| JPS63124987A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 多次元半導体α線検出装置 |
| JPS6433087U (ja) * | 1987-08-21 | 1989-03-01 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087882A (zh) * | 2009-12-02 | 2011-06-08 | Lsi公司 | 闭环软错误率灵敏度控制 |
| JP2011118856A (ja) * | 2009-12-02 | 2011-06-16 | Lsi Corp | 閉ループ・ソフト・エラー率感度制御 |
| JP2018049610A (ja) * | 2016-09-16 | 2018-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器およびその駆動方法 |
| CN117311306A (zh) * | 2022-06-28 | 2023-12-29 | 丰田自动车株式会社 | 控制装置及具备控制装置的移动体、控制方法、以及记录了程序的记录介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2699640B2 (ja) | 1998-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4319356A (en) | Self-correcting memory system | |
| US4532628A (en) | System for periodically reading all memory locations to detect errors | |
| US5058115A (en) | Fault tolerant computer memory systems and components employing dual level error correction and detection with lock-up feature | |
| EP1255197B1 (en) | System and method for correcting soft errors in random access memory devices | |
| US3800294A (en) | System for improving the reliability of systems using dirty memories | |
| US4404647A (en) | Dynamic array error recovery | |
| US4412314A (en) | Semiconductor memory for use in conjunction with error detection and correction circuit | |
| US3982111A (en) | Memory diagnostic arrangement | |
| US4926426A (en) | Error correction check during write cycles | |
| US7747933B2 (en) | Method and apparatus for detecting communication errors on a bus | |
| US6321360B1 (en) | System including a ferroelectric memory | |
| US5339322A (en) | Cache tag parity detect circuit | |
| US5956352A (en) | Adjustable filter for error detecting and correcting system | |
| US4088876A (en) | Error correcting circuits and methods for shift register type memories | |
| JP2699640B2 (ja) | 放射線認識回路を用いた電子回路 | |
| JP2623687B2 (ja) | 自己訂正機能付きｌｓｉメモリ | |
| IE49719B1 (en) | Method of testing the operation of an internal refresh counter in a random access memory and circuit for the testing thereof | |
| KR860002027B1 (ko) | 키이 기억 에러 처리 시스템 | |
| US5428632A (en) | Control circuit for dual port memory | |
| JP3512442B2 (ja) | 記憶装置の試験用エラー発生制御装置 | |
| JP3092806B2 (ja) | ダイナミック型ランダムアクセスメモリ | |
| US7337284B2 (en) | Integrated semiconductor memory | |
| US20040148559A1 (en) | Method and circuit for reducing silent data corruption in storage arrays with no increase in read and write times | |
| JPS6337417B2 (ja) | ||
| JPS60126753A (ja) | デ−タ緩衝記憶装置 |