JPH04145774A - ノイズ低減装置 - Google Patents
ノイズ低減装置Info
- Publication number
- JPH04145774A JPH04145774A JP2269105A JP26910590A JPH04145774A JP H04145774 A JPH04145774 A JP H04145774A JP 2269105 A JP2269105 A JP 2269105A JP 26910590 A JP26910590 A JP 26910590A JP H04145774 A JPH04145774 A JP H04145774A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- block
- noise
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は家庭用ＶＴＲなどに搭載されているノイズ低減
装置（ノイズリデューサ）に関するものである。
装置（ノイズリデューサ）に関するものである。
従来の技術
近年、ビデオテープレコーダには再生時のノイズを低減
するためのノイズリデューサが搭載されるようになって
きている。従来のノイズリデューサの信号処理方式を以
下に説明する。
するためのノイズリデューサが搭載されるようになって
きている。従来のノイズリデューサの信号処理方式を以
下に説明する。
ノイズリデューサとは、映像信号がフィールドまたはフ
レーム間で強い相関があるのに対し、ノイズは無相関で
あることを利用するもので、１フィールドまたは１フレ
ーム前の信号との加重平均をとることにより、ノイズ低
減を図る。
レーム間で強い相関があるのに対し、ノイズは無相関で
あることを利用するもので、１フィールドまたは１フレ
ーム前の信号との加重平均をとることにより、ノイズ低
減を図る。
フィールド巡回型ノイズリデューサの一般的な構成は次
式で表わされる。
式で表わされる。
ｙｎ＝ （１−ｋ） Ｘ、＋ ｋ ３’１．１１” Ｘ
ｎ −ｋ （Ｘ ｎ −Ｙ ｎ −＋ ）ただし、０
≦に≦ｌ Ｘｏ：入力信号 Ｖｎ−＋： フィールドメモリ出力信号ｙ１：出力信号 上式の構成をブロック図で表わすと第５図のようになる
。第１の減算器２１では入力映像信号からフィールドメ
モリ２２の出力信号を減算し、フィールド差信号を得る
。
ｎ −ｋ （Ｘ ｎ −Ｙ ｎ −＋ ）ただし、０
≦に≦ｌ Ｘｏ：入力信号 Ｖｎ−＋： フィールドメモリ出力信号ｙ１：出力信号 上式の構成をブロック図で表わすと第５図のようになる
。第１の減算器２１では入力映像信号からフィールドメ
モリ２２の出力信号を減算し、フィールド差信号を得る
。
非線形処理部２３は上式のｋとフィールド差信号（Ｘｎ
３’ｎ−＋）との乗算を行うものであり、その入出
力特性の一例を第３図に示す。入力であるフィールド差
信号に対して、ここではフィールド差信号が小さい（静
止画に近い）ときは図中に示されるｋ（＝ｂ／ａ）を１
に近い値にして、１フィールド前の信号の重みを増し、
フィールド差信号が大きく（動きが大きく）なるにつれ
てｋをＯに近づけて現在の信号の重みを増すような非線
形処理を施す。この非線形処理部２３の出力信号を第２
の減算器２４において入力映像信号から減算してノイズ
を低減するというものである。非線形処理部２３の出力
は、見方を変えれば抽出されたノイズと見なすこともで
きる。
３’ｎ−＋）との乗算を行うものであり、その入出
力特性の一例を第３図に示す。入力であるフィールド差
信号に対して、ここではフィールド差信号が小さい（静
止画に近い）ときは図中に示されるｋ（＝ｂ／ａ）を１
に近い値にして、１フィールド前の信号の重みを増し、
フィールド差信号が大きく（動きが大きく）なるにつれ
てｋをＯに近づけて現在の信号の重みを増すような非線
形処理を施す。この非線形処理部２３の出力信号を第２
の減算器２４において入力映像信号から減算してノイズ
を低減するというものである。非線形処理部２３の出力
は、見方を変えれば抽出されたノイズと見なすこともで
きる。
発明が解決しようとする課題
しかしながら上記のような従来のノイズリデューサでは
、１画素ずつ単独に上記の処理を行うため、小さい動き
に対しては信号とノイズとの区別がつきにくり、残像を
発生しやすいという課題を有していた。
、１画素ずつ単独に上記の処理を行うため、小さい動き
に対しては信号とノイズとの区別がつきにくり、残像を
発生しやすいという課題を有していた。
これに対して、直交変換のひとつであるアダマール変換
をフィールドまたはフレーム差信号に適用して画像の特
徴抽出を行い、ノイズの分離を比較的容易にしたノイズ
リデューサが提案されている（例えばテレビジョン学会
誌 Ｖ−ｏｌ、３７゜Ｎ ｏ、 １２． １９８３
）。
をフィールドまたはフレーム差信号に適用して画像の特
徴抽出を行い、ノイズの分離を比較的容易にしたノイズ
リデューサが提案されている（例えばテレビジョン学会
誌 Ｖ−ｏｌ、３７゜Ｎ ｏ、 １２． １９８３
）。
この種のノイズリデューサの原理を第４図（Ａ）および
第６図を用いて簡単に述べる。第６図は２次元アダマー
ル変換を用いたノイズリデューサのブロック図を示して
いる。第４図（Ａ）は第６図中の■〜■で示される部分
のデータの様子を表すものである。クロックはこのシス
テムの基本クロック信号である。第１の減算器３１は、
入力映像信号からフィールドまたはフレームメモリ３２
の出力を減算し、フィールドまたはフレーム差信号を出
力する（■）。ＩＨ（Ｈ：水平走査期間）遅延素子３９
は第１の減算器３１の出力をＩＨ遅延する（■）。アダ
マール変換器３３は第１の減算機３１の出力■とＩＨ遅
延素子３９の出力■から、第２図に示すような複数のサ
ンプル点よりなるブロックを形成し、Ｓ＋ Ｌ ・
・・のように７ダマール変換する（■）。非線形処理ｆ
！Ｅ３４は各変換成分に第３図のような非線形処理を施
してノイズ分を抽出し、Ｓ、 Ｔ、 ・・・（■）
とする。アダマール逆変換器３５は非線形処理部３４の
出力■を逆変換し、もとのブロックの各々のサンプル点
に対応する抽出ノイズとする（■、■）。アダマール逆
変換器３５の出力のうち■は直接、■はＩＨ遅延素子３
７を介して切替スイッチ４２から選択出力される。切替
スイッチ４２はＩＨおきにアダマール逆変換器３５とＩ
Ｈ遅延素子３７の出力を選択し、第２の減算器３６に出
力する。第２の減算器３６において抽出ノイズを入力信
号から減算してノイズ低減を行う。
第６図を用いて簡単に述べる。第６図は２次元アダマー
ル変換を用いたノイズリデューサのブロック図を示して
いる。第４図（Ａ）は第６図中の■〜■で示される部分
のデータの様子を表すものである。クロックはこのシス
テムの基本クロック信号である。第１の減算器３１は、
入力映像信号からフィールドまたはフレームメモリ３２
の出力を減算し、フィールドまたはフレーム差信号を出
力する（■）。ＩＨ（Ｈ：水平走査期間）遅延素子３９
は第１の減算器３１の出力をＩＨ遅延する（■）。アダ
マール変換器３３は第１の減算機３１の出力■とＩＨ遅
延素子３９の出力■から、第２図に示すような複数のサ
ンプル点よりなるブロックを形成し、Ｓ＋ Ｌ ・
・・のように７ダマール変換する（■）。非線形処理ｆ
！Ｅ３４は各変換成分に第３図のような非線形処理を施
してノイズ分を抽出し、Ｓ、 Ｔ、 ・・・（■）
とする。アダマール逆変換器３５は非線形処理部３４の
出力■を逆変換し、もとのブロックの各々のサンプル点
に対応する抽出ノイズとする（■、■）。アダマール逆
変換器３５の出力のうち■は直接、■はＩＨ遅延素子３
７を介して切替スイッチ４２から選択出力される。切替
スイッチ４２はＩＨおきにアダマール逆変換器３５とＩ
Ｈ遅延素子３７の出力を選択し、第２の減算器３６に出
力する。第２の減算器３６において抽出ノイズを入力信
号から減算してノイズ低減を行う。
ブロック内の各サンプル点はアダマール変換されること
によって、信号は一部の変換成分に集中し、ノイズは各
成分に均等に振り分けられると考えられるので、信号と
ノイズの値の差が大きくなって区別が容易になる。この
ため、残像の発生が少ないノイズリデューサを構成でき
る。
によって、信号は一部の変換成分に集中し、ノイズは各
成分に均等に振り分けられると考えられるので、信号と
ノイズの値の差が大きくなって区別が容易になる。この
ため、残像の発生が少ないノイズリデューサを構成でき
る。
しかし、上記ノイズリデューサではサンプル点が重複し
ないようにブロックをとると、どうしてもブロックの境
界においてデータの不連続、いわゆるブロック歪を生じ
易くなる。第４図（Ａ）を用いて説明すると、図中で破
線で示したブロックの境界であるが、各ブロック間に重
複するデータがないため、このブロックの境界は目につ
き易い。
ないようにブロックをとると、どうしてもブロックの境
界においてデータの不連続、いわゆるブロック歪を生じ
易くなる。第４図（Ａ）を用いて説明すると、図中で破
線で示したブロックの境界であるが、各ブロック間に重
複するデータがないため、このブロックの境界は目につ
き易い。
なお、変換する際にデータを重複するようにとると、逆
変換されたデータも重複しているため、データ同士を平
均化するような処理が必要になり、回路規模が増えてし
まう。
変換されたデータも重複しているため、データ同士を平
均化するような処理が必要になり、回路規模が増えてし
まう。
また、第６図かられかるように、アダマール変換器３３
の前とアダマール逆変換器３５の後にそれぞれＩＨ遅延
素子３７および３９が必要になる。
の前とアダマール逆変換器３５の後にそれぞれＩＨ遅延
素子３７および３９が必要になる。
その上、アダマール逆変換器３５によって求めた抽出ノ
イズと入力映像信号とのタイミングを合わせるために、
第２の減算器３６の前にもＩＨ遅延素子３８が必要なの
で、システム全体で計３本必要になり、これも回路規模
の増大を招く。
イズと入力映像信号とのタイミングを合わせるために、
第２の減算器３６の前にもＩＨ遅延素子３８が必要なの
で、システム全体で計３本必要になり、これも回路規模
の増大を招く。
本発明は上記従来の問題点を解決するもので、残像発生
が少なく、かつ、ブロック歪を抑えたノイズリデューサ
を提供することを目的とする。さらに、回路規模の増大
を最小限に抑えることも目的とする。
が少なく、かつ、ブロック歪を抑えたノイズリデューサ
を提供することを目的とする。さらに、回路規模の増大
を最小限に抑えることも目的とする。
課題を解決するための手段
この目的を達成するために本発明のノイズ低減装置は、
映像信号を遅延させる遅延手段と、入力映像信号から前
記遅延手段の出力信号を減算する第１の減算器と、前記
第１の減算器の出力信号から、複数の要素で構成される
信号ブロックを形成する信号ブロック形成手段と、前記
信号ブロックを特徴成分に変換する変換手段と、前記変
換手段の出力信号を非線形処理する非線形処理部と、前
記非線形処理部の出力信号より、前記信号ブロックの１
要素のみを求める逆変換手段と、前記入力映像信号から
前記逆変換手段の出力を減算して前記遅延手段への入力
信号とする第２の減算器とを備えている。
映像信号を遅延させる遅延手段と、入力映像信号から前
記遅延手段の出力信号を減算する第１の減算器と、前記
第１の減算器の出力信号から、複数の要素で構成される
信号ブロックを形成する信号ブロック形成手段と、前記
信号ブロックを特徴成分に変換する変換手段と、前記変
換手段の出力信号を非線形処理する非線形処理部と、前
記非線形処理部の出力信号より、前記信号ブロックの１
要素のみを求める逆変換手段と、前記入力映像信号から
前記逆変換手段の出力を減算して前記遅延手段への入力
信号とする第２の減算器とを備えている。
作用
本発明は上記した構成により、ブロックを１画素ずつ水
平方向にずらして順次変換、逆変換を行うことにより、
ブロック歪を目立ちにくくする。
平方向にずらして順次変換、逆変換を行うことにより、
ブロック歪を目立ちにくくする。
また、遅延素子の本数の削減を可能にし、ハードウェア
を軽減する効果もある。
を軽減する効果もある。
実施例
以下、本発明の実施例であるノイズリデューサについて
、図面を参照しながら説明する。
、図面を参照しながら説明する。
第１図は本発明の一実施例であるノイズリデューサのブ
ロック図を示すものである。また、第４図（Ｂ）は第１
図の■〜■の部分のデータの様子を表したものである。
ロック図を示すものである。また、第４図（Ｂ）は第１
図の■〜■の部分のデータの様子を表したものである。
第１の減算器１で入力映像信号からフィールドメモリ２
の出力を減算して得られたフィールド差信号はＩＨ遅延
素子３およびアダマール変換器４に入力される（■）。
の出力を減算して得られたフィールド差信号はＩＨ遅延
素子３およびアダマール変換器４に入力される（■）。
アダマール変換器４では、第１の減算器１の出力のフィ
ールド差信号■と亀ＩＨ遅延素子３でそれをＩＨ遅延さ
せた信号■より第２図のようにブロックを構成し、２Ｘ
４次の２次元アダマール変換が施される。その変換式は
、Ｆ ” Ｈａ・Ｘ＠Ｈ，・・・（１） と表される。ただし、Ｆはアダマール変換成分、Ｘは第
２図に示されるブロックＮ Ｈ２１Ｈ４はそれぞれ２
次および４次のアダマール行列であり、次式で表される
。
ールド差信号■と亀ＩＨ遅延素子３でそれをＩＨ遅延さ
せた信号■より第２図のようにブロックを構成し、２Ｘ
４次の２次元アダマール変換が施される。その変換式は
、Ｆ ” Ｈａ・Ｘ＠Ｈ，・・・（１） と表される。ただし、Ｆはアダマール変換成分、Ｘは第
２図に示されるブロックＮ Ｈ２１Ｈ４はそれぞれ２
次および４次のアダマール行列であり、次式で表される
。
アダマール変換された信号Ｆｓｉ〜Ｆ、３は各々Ｆａｇ
：２次元低周波成分 Ｆａ＋〜Ｆ１３： 水平方向高周波成分Ｆ、＠二垂面垂
直方向高周波 成分〜Ｆ＋３：斜め方向成分 を表す。フィールド差信号はこのうちの少なくとも１つ
に集中する。例えば、フィールド間で動きが殆どないよ
うな部分を変換すれば、Ｆ■酸成分集中するし、横方向
に動きがあればＦｓ＋〜Ｆ’ｓｉ成分に集中する。これ
に対し、ノイズはフィールド間の相関がなく、全ての成
分に均等に分かれるので信号とノイズとの区別が容易に
なる。
：２次元低周波成分 Ｆａ＋〜Ｆ１３： 水平方向高周波成分Ｆ、＠二垂面垂
直方向高周波 成分〜Ｆ＋３：斜め方向成分 を表す。フィールド差信号はこのうちの少なくとも１つ
に集中する。例えば、フィールド間で動きが殆どないよ
うな部分を変換すれば、Ｆ■酸成分集中するし、横方向
に動きがあればＦｓ＋〜Ｆ’ｓｉ成分に集中する。これ
に対し、ノイズはフィールド間の相関がなく、全ての成
分に均等に分かれるので信号とノイズとの区別が容易に
なる。
変換された信号Ｆ（■）は、非線形処理部５で第３図に
示されるような入出力特性に従って非線形処理され出力
は抽出されたノイズとなる（■）。
示されるような入出力特性に従って非線形処理され出力
は抽出されたノイズとなる（■）。
非線形処理部５の出力信号は、アダマール変換されたノ
イズであるからアダマール逆変換して時間軸上のノイズ
に戻す必要がある。２×４次のアダマール逆変換は（１
）式と同じＦ、Ｘ、Ｈ２，Ｈ４を用いて（２）式で表さ
れる。
イズであるからアダマール逆変換して時間軸上のノイズ
に戻す必要がある。２×４次のアダマール逆変換は（１
）式と同じＦ、Ｘ、Ｈ２，Ｈ４を用いて（２）式で表さ
れる。
Ｘ” （１／８）”Ｈ２”Ｆ ＩＩＨ−・＝（２）この
うちＸ＋＠、すなわち Ｘ＋ａ＝１／８ ・（Ｆａａ＋Ｆｓ＋＋Ｆａ２＋Ｆａ＊
−Ｆ＋ａ−Ｆ＋＋ Ｆ＋２−Ｆ＋＊）だけをアダマー
ル逆変換器６で求め（■）、第２の減算器７で入力映像
信号から差し引く。ブロックは１サンプルずつ水平方向
に移動させて順次変換、逆変換を行う。第４図（Ｂ）で
見ると、８サンプルずつ１ブロツクとしてＳ＋ Ｌ
・・・と変換し、非線形処理を施してＳ、 Ｔ、
・・・とする。Ｓ、 Ｔ。
うちＸ＋＠、すなわち Ｘ＋ａ＝１／８ ・（Ｆａａ＋Ｆｓ＋＋Ｆａ２＋Ｆａ＊
−Ｆ＋ａ−Ｆ＋＋ Ｆ＋２−Ｆ＋＊）だけをアダマー
ル逆変換器６で求め（■）、第２の減算器７で入力映像
信号から差し引く。ブロックは１サンプルずつ水平方向
に移動させて順次変換、逆変換を行う。第４図（Ｂ）で
見ると、８サンプルずつ１ブロツクとしてＳ＋ Ｌ
・・・と変換し、非線形処理を施してＳ、 Ｔ、
・・・とする。Ｓ、 Ｔ。
・・・からＸｌ・に相当するサンプルだけを求めていく
。
。
このようにすれば、ブロックの境界は１画素ごとになる
ので目立ちにくくなる。さらに、アダマール逆変換器６
の出力も、入力映像信号もＩＨ遅延素子を介することな
しに第２の減算器７に入力できる。
ので目立ちにくくなる。さらに、アダマール逆変換器６
の出力も、入力映像信号もＩＨ遅延素子を介することな
しに第２の減算器７に入力できる。
なお、本実施例では、アダマール逆変換の際にＸ＋ａの
みを求めたが、かわりにＸ ＋ ＋〜Ｘ ＋ ａを求め
るようにしても同様の効果が期待できる。また、アダマ
ール変換の際に水平方向に連続した４サンプルおよび垂
直方向に連続した２サンプルでブロックを構成している
が、サンプルは連続している必要はない。
みを求めたが、かわりにＸ ＋ ＋〜Ｘ ＋ ａを求め
るようにしても同様の効果が期待できる。また、アダマ
ール変換の際に水平方向に連続した４サンプルおよび垂
直方向に連続した２サンプルでブロックを構成している
が、サンプルは連続している必要はない。
発明の効果
以上のように本発明は、映像信号を遅延させる遅延手段
と、入力映像信号から前記遅延手段の出力信号を減算す
る第１の減算器と、前記第１の減算器の出力信号から、
複数の要素で構成される信号ブロックを形成する信号ブ
ロック形成手段と、前記信号ブロックを特徴成分に変換
する変換手段と、前記変換手段の出力信号を非線形処理
する非線形処理部と、前記非線形処理部の出力信号より
前記信号ブロックの１要素のみを求める逆変換手段と、
前記入力映像信号から前記逆変換手段の出力を減算して
前記遅延手段への入力信号とする第２の減算器とを備え
、前記第２の減算器の出力信号または前記遅延手段の出
力信号を出力とすることにより、残像およびブロック歪
の発生が少なく、回路規模の増大を最小限に抑えたノイ
ズリデューサを実現することができ、その実用的効果は
太きい。
と、入力映像信号から前記遅延手段の出力信号を減算す
る第１の減算器と、前記第１の減算器の出力信号から、
複数の要素で構成される信号ブロックを形成する信号ブ
ロック形成手段と、前記信号ブロックを特徴成分に変換
する変換手段と、前記変換手段の出力信号を非線形処理
する非線形処理部と、前記非線形処理部の出力信号より
前記信号ブロックの１要素のみを求める逆変換手段と、
前記入力映像信号から前記逆変換手段の出力を減算して
前記遅延手段への入力信号とする第２の減算器とを備え
、前記第２の減算器の出力信号または前記遅延手段の出
力信号を出力とすることにより、残像およびブロック歪
の発生が少なく、回路規模の増大を最小限に抑えたノイ
ズリデューサを実現することができ、その実用的効果は
太きい。
第１図は本発明の実施例におけるノイズリデューサのブ
ロック図、第２図はアダマール変換の入力信号ブロック
を示す模式図、第３図は非線形処理部の入出力特性を示
す特性図、第４図は第１図す および第字図各部のデータの様子を表すタイミング図、
第５図は従来のノイズリデューサのブロック図、第６図
は従来のアダマール変換を用いたノイズリデューサのブ
ロック図である。 １・・・第１の減算器、 ２・・・フィールドメモリ
、３・・・ＩＨ遅延素子（信号ブロック形成手段）、４
・・・アダマール変換器（変換手段）、 ５・・・非
線形処理部、 ６・・・アダマール逆変換器 （逆変換器 段）、 ７・・・第２の減算器。
ロック図、第２図はアダマール変換の入力信号ブロック
を示す模式図、第３図は非線形処理部の入出力特性を示
す特性図、第４図は第１図す および第字図各部のデータの様子を表すタイミング図、
第５図は従来のノイズリデューサのブロック図、第６図
は従来のアダマール変換を用いたノイズリデューサのブ
ロック図である。 １・・・第１の減算器、 ２・・・フィールドメモリ
、３・・・ＩＨ遅延素子（信号ブロック形成手段）、４
・・・アダマール変換器（変換手段）、 ５・・・非
線形処理部、 ６・・・アダマール逆変換器 （逆変換器 段）、 ７・・・第２の減算器。
Claims (4)
- （１）映像信号を遅延させる遅延手段と、 入力映像信号から前記遅延手段の出力信号を減算する第
１の減算器と、 前記第１の減算器の出力信号から、複数の要素で構成さ
れる信号ブロックを形成する信号ブロック形成手段と、 前記信号ブロックを特徴成分に変換する変換手段と、 前記変換手段の出力信号を非線形処理する非線形処理部
と、 前記非線形処理部の出力信号より、前記信号ブロックの
１要素のみを求める逆変換手段と、前記入力映像信号か
ら前記逆変換手段の出力を減算して前記遅延手段への入
力信号とする第２の減算器とを備え、 前記第２の減算器の出力信号または前記遅延手段の出力
信号を出力とするノイズ低減装置。 - （２）遅延手段の遅延量を１フレームまたは１フィール
ドまたはｎライン（ｎ：自然数）とした請求項１記載の
ノイズ低減装置。 - （３）信号ブロック形成手段をｎ段シフトレジスタ（ｎ
：自然数）とした請求項１記載のノイズ低減装置。 - （４）信号ブロック形成手段をｍ段シフトレジスタおよ
びｎ本の１ライン遅延素子（ｍ、ｎ：自然数）とした請
求項１記載ののノイズ低減装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2269105A JP2512224B2 (ja) | 1990-10-05 | 1990-10-05 | ノイズ低減装置 |
| DE69124087T DE69124087T2 (de) | 1990-10-05 | 1991-10-03 | Rauschverminderungsgerät |
| PCT/JP1991/001332 WO1992006559A1 (en) | 1990-10-05 | 1991-10-03 | Noise reducing apparatus |
| US07/867,216 US5331415A (en) | 1990-10-05 | 1991-10-03 | Noise reduction apparatus for reducing noise in an input video signal |
| EP91917342A EP0504428B1 (en) | 1990-10-05 | 1991-10-03 | Noise reducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2269105A JP2512224B2 (ja) | 1990-10-05 | 1990-10-05 | ノイズ低減装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04145774A true JPH04145774A (ja) | 1992-05-19 |
| JP2512224B2 JP2512224B2 (ja) | 1996-07-03 |
Family
ID=17467741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2269105A Expired - Fee Related JP2512224B2 (ja) | 1990-10-05 | 1990-10-05 | ノイズ低減装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2512224B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8365065B2 (en) | 2007-12-07 | 2013-01-29 | Roche Diagnostics Operations, Inc. | Method and system for creating user-defined outputs |
| US9003538B2 (en) | 2007-12-07 | 2015-04-07 | Roche Diagnostics Operations, Inc. | Method and system for associating database content for security enhancement |
-
1990
- 1990-10-05 JP JP2269105A patent/JP2512224B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8365065B2 (en) | 2007-12-07 | 2013-01-29 | Roche Diagnostics Operations, Inc. | Method and system for creating user-defined outputs |
| US9003538B2 (en) | 2007-12-07 | 2015-04-07 | Roche Diagnostics Operations, Inc. | Method and system for associating database content for security enhancement |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2512224B2 (ja) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2438700A (en) | High resolution image generation from a plurality of lower resolution images including alias component removal | |
| JPH04220089A (ja) | テレビ画像におけるエッジフリッカーを減少するための方法及び装置 | |
| KR19990067399A (ko) | 적응성 화상 지연 | |
| JPH04145774A (ja) | ノイズ低減装置 | |
| EP0504428B1 (en) | Noise reducing apparatus | |
| JPS6027287A (ja) | 動き検出回路 | |
| JPH06217264A (ja) | 画像信号変換回路 | |
| JP2512226B2 (ja) | ノイズ低減装置 | |
| JP2779007B2 (ja) | ノイズ低減回路 | |
| JP2003087606A (ja) | 映像信号処理装置、及び映像信号処理方法 | |
| JPS60171878A (ja) | 映像信号処理装置 | |
| KR20020068065A (ko) | 비디오 스캔 속도 컨버전을 위한 움직임 보상 업컨버전 | |
| JPS61125295A (ja) | テレビジヨン方式変換方式 | |
| JP3157706B2 (ja) | 映像信号処理装置 | |
| JP3292233B2 (ja) | 補間処理回路 | |
| JPH04227180A (ja) | 映像フイールド周波数変換装置 | |
| JP3158781B2 (ja) | ノイズ低減装置 | |
| JPH05252486A (ja) | 映像信号の走査変換装置 | |
| JP2992385B2 (ja) | 動き検出回路および映像記録再生装置 | |
| KR950005648B1 (ko) | 뮤즈 디코더(muse decoder)의 필드간(間) 내삽회로 | |
| JP3092336B2 (ja) | 動き検出回路 | |
| JPH0455030B2 (ja) | ||
| JP3385646B2 (ja) | 画像処理回路 | |
| JP3284434B2 (ja) | 動き検出回路 | |
| JPS6025190Y2 (ja) | テレビジョンの標準方式変換装置の内插回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |